IMEC更新 | 背面供电网络革新芯片设计

逍遥设计自动化

引言
随着半导体技术不断进步，传统的集成电路供电方法正面临重大挑战。现代芯片日益增加的复杂性和密度已经推动正面供电网络达到极限，促使研究人员和制造商探索创新解决方案。背面供电网络（BSPDN）就是受到广泛关注的方案。本文将探讨BSPDN的概念、优势、关键技术以及在2D和3D芯片设计中的潜在应用[1]。

理解供电网络
! \- K; N( Y1 n5 b7 W7 A3 F# i. P在探讨背面供电之前，了解传统供电网络的运作方式很有必要。在常规芯片设计中，电源通过晶圆正面的后端金属层（BEOL）供应。这种方法已经服务于业界数十年，但随着芯片设计日益复杂，正面供电方式逐渐显现出问题。

ei1vtcchewg6402429943.png

) j% P& x# c: [$ @图1：传统正面供电网络的示意图。该图说明了电源如何通过BEOL的多个金属层供应。

1 E- O3 u" o4 C. m! c在传统的正面供电网络中，电源需要穿过15-20层BEOL堆栈。随着金属线和通孔在接近晶体管时变得更窄，其电阻增加，导致功率损耗和电压降。这种现象被称为IR降，在每一代新技术中变得更加明显，使得在电压调节器和晶体管之间保持所需的10%功率损耗余量变得更具挑战性。

* x- E; Q" C* z$ j8 j
, A, ^$ L/ A( E背面供电的概念
背面供电网络提供了新颖的方法来解决正面供电的局限性。其基本思想是通过将整个供电分配移到硅晶圆的背面，从而将供电网络与信号网络分离。
) M+ |0 j7 \2 i" c, Y4 K5 t

lxnhxy20woj6402430043.png

$ o- T  U1 h: [- A3 S/ f图2：背面供电网络允许将供电与信号网络分离。该图展示了如何直接从晶圆背面向晶体管供电。

在BSPDN配置中，电源通过晶圆背面更宽、电阻更小的金属线直接供应到标准单元。这种方法消除了电源需要通过复杂BEOL堆栈的必要，提供了几个优势：
1 f( U+ I0 b# Q/ M1. 降低IR降
2. 改善供电性能
1 O: d" M& e' w. b3. 减少BEOL中的布线拥塞
$ m- l  `$ Y  G% `: b/ Z0 x# ?/ p4. 有可能进一步缩小标准单元高度
3 H1 V. D' v' H1 H1 o5 F
实现BSPDN的关键技术
$ e- k! i5 Y+ H# j& }+ C% x0 [4 J两项关键技术使背面供电网络的实现成为可能：埋入式电源轨（BPRs）和纳米级硅通孔（nTSVs）。

1. 埋入式电源轨（BPRs）
2 J! b+ [8 q6 M( M" g( {BPRs是埋在晶体管下方的金属线构造，部分位于硅基板内，部分位于浅沟槽隔离氧化物内。BPRs取代了传统上在BEOL标准单元级实现的VDD和VSS电源轨。

8 R' ~1 I; Z( b, i; ~BPRs的优势包括：
4 {. m7 o3 d' a" n2 ^6 P: J+ F3 ^

减少BEOL中的金属轨道数量

进一步缩小标准单元高度

当垂直于标准单元设计时，可降低IR降
/ y  g% c) Z2 ]6 B* r* k: ^! ~
2. 纳米级硅通孔（nTSVs）
nTSVs是在薄化晶圆背面处理的高纵横比通孔。当与BPRs结合时，可以实现从晶圆背面到前端活性器件的高效供电。
# l$ l0 }5 `( h, o( i4 b1 m

h3pzcaakdlb6402430144.jpg

2 j3 H) G) l; G1 D图3：通过BPRs和nTSVs连接到晶圆背面的纳米片的背面供电网络实现示意图。该图说明了BPRs和nTSVs在BSPDN设计中的集成。
0 I3 Y6 Y3 H& `5 n
量化BSPDN的优势
' n4 P/ H' \8 X( Y2 d- |1 H7 x. e" ~" zImec与Arm合作进行的研究证明了背面供电的显着优势。在先进的CPU设计上进行的模拟比较了三种供电方法：

常规正面供电

带BPRs的正面供电

带nTSVs落在BPRs上的背面供电
[/ol]

( _# d: l4 I- n( j. j$ P2 g1 H7 ^8 q

hwvgu2sd5tn6402430244.jpg

# |- Z1 s) }0 K+ o7 Z图4：比较不同供电方法的动态IR降。该图显示了带BPRs和nTSVs的背面供电的卓越性能。

: o, B2 _4 j. ?结果令人瞩目：
7 Q5 s! G; v% y5 V: F! h9 E1 P' z# Z

带BPRs的正面供电与传统正面供电相比，IR降降低了约1.7倍。

带BPRs的背面供电实现了令人印象深刻的7倍IR降降低。

8 Q: l. x6 t8 U6 P0 _& f这些发现清楚地展示了BSPDN在先进芯片设计中显着改善供电效率的潜力。
5 X9 a$ |/ y5 L/ I+ V$ `9 |
3 t! P3 M9 m; u6 f  R) wBSPDN实现的工艺流程
7 f+ y8 W9 w- L) Q2 A实现背面供电网络涉及几个关键步骤。让我们探讨创建带有落在BPRs上的nTSVs的BSPDN的整体工艺流程。

& [4 M6 Z3 t1 q

5nm1ljm0ge26402430344.jpg

图5：带BPRs连接到nTSVs的背面供电网络的工艺流程。该图概述了制造BSPDN的关键步骤。
* F6 K# ~* M9 b
$ i. g4 V9 E% y7 {- j' l0 w步骤1：带埋入式电源轨的正面处理
该过程始于在300毫米硅晶圆上生长SiGe层，然后是薄硅帽层。在浅沟槽隔离之后定义埋入式电源轨，在硅帽层中刻蚀沟槽并填充氧化物衬里和金属（通常是W或Ru）。然后对电源轨进行回刻并用电介质封顶。完成器件处理（例如，缩小的FinFETs），并将BPRs连接到晶体管的源极/漏极区域。
. O, Z9 j5 x, t; T/ _; E+ }5 s
& y8 l$ S4 P. h6 @" e1 ^& x9 v步骤2：晶圆对晶圆键合和晶圆减薄
1 Z* Y+ I2 g2 ~" Q( O9 P$ L含有器件和BPRs的晶圆翻转并使用SiCN-to-SiCN介电融合键合与载体晶圆键合。然后将第一个晶圆的背面减薄以暴露SiGe刻蚀停止层，随后移除该层。

步骤3：nTSV处理和与BPRs的连接
在沉积背面钝化层后，通过硅刻蚀nTSVs，落在BPR的顶端。nTSVs用氧化物衬里和金属（W）填充，并以200纳米的间距集成。通过添加一个或多个背面金属层完成该过程，将晶圆背面通过nTSVs连接到BPR。

5 I  n8 O5 j1 x- `关键工艺步骤和挑战
7 x0 L9 |1 t, u" z# ]9 {+ P实现BSPDN引入了几个新的芯片制造步骤，每个步骤都有自身的挑战：
( _7 i+ D: \: ~/ }' `; g9 a, B
- ]6 ~" X% l4 C# v) Q8 Z1. BPR实现
在前端（FEOL）引入金属需要仔细考虑材料选择和工艺集成。耐火金属如Ru或W由于在后续器件制造过程中对高温的抵抗力而显示出潜力。
' Y4 l  [* u$ Q5 @& W+ W
5 l9 Z9 X# I2 J4 @  N/ N& g! @2. 极端晶圆减薄
1 C* o$ }' [5 \7 o/ q6 \将晶圆减薄到几百纳米对于暴露nTSVs和最小化其电阻率很重要。这个过程需要精确控制厚度变化和选择性刻蚀技术。

5 T# I9 R2 L6 ?; C; C( Y3. 晶圆键合和nTSV/BPR对准
& H" k4 \8 x/ S7 j; T7 R晶圆键合步骤可能引入扭曲，这对nTSVs与底部BPR层的精确对准提出了挑战。采用先进的光刻校正技术以实现小于10纳米的重叠误差。

4. 热管理
5 y+ d- I8 H- i" ^) a硅基板的极端减薄引起了对器件自加热的担忧。初步建模表明，晶圆背面的金属线可以提供额外的横向热扩散来缓解这种效应。
) G$ c6 c/ {/ J8 t7 V' h  M
" @& Q- m( d. E9 p' S性能验证
为了评估BSPDN实现对器件性能的影响，imec使用描述的制造流程构建了一个测试载体。缩小的FinFETs通过320纳米深的nTSVs连接到晶圆背面的BPRs上。

ydwjhycw1my6402430444.jpg

图6：显示连接到晶圆背面和正面的缩小FinFETs的TEM图像。该图展示了BSPDN与活性器件的成功集成。
2 a& D' B, E* ]7 ?- b
" {2 V, y3 K; g  g8 ?6 {结果令人鼓舞：

FinFET性能没有因BPR实现和背面处理而降低。

在工艺结束时的退火步骤确保了最佳的器件特性。

- H5 N! R9 |5 |/ K& n/ H这些发现验证了BSPDN实现的可行性，且不会影响器件性能。

应用和未来前景
背面供电网络在先进半导体技术中有广泛的潜在应用：


8 h0 i/ j* P5 h! H* b1. 先进逻辑集成电路
一些芯片制造商已宣布计划在2纳米节点及以后的逻辑集成电路中引入BSPDNs。这项技术特别适合6T标准单元中的纳米片晶体管，有可能使标准单元高度低于6T。

! Y( R, d$ Z3 Z; e2. 3D片上系统（3D-SOCs）
( b) |4 W  M. z7 Z: w2 \# qBSPDNs在改善3D-SOCs性能方面具有巨大潜力。在内存-逻辑分区设计中，逻辑晶圆的背面可用于供电，而内存晶圆则键合到正面。
6 D% z8 ]- L- _8 e) y( t1 p! d9 a+ G

abr3sq41tjo6402430544.png

* H& a1 t8 a& _: I2 ]& v8 a0 \图7：带背面供电实现的3D-SOC示意图。该图说明了BSPDN如何集成到3D芯片设计中。

0 ], u7 T' W; S; {& f6 K# |. h对这种配置的模拟显示了令人印象深刻的结果：
- _6 T1 u7 X9 X0 @& c! ^7 e

底部裸片平均IR降降低81%

与传统正面供电相比，峰值IR降降低77%
% L" J7 I1 F* G6 I7 V% A
( W& f& B) Z% T这些发现表明BSPDNs非常适合先进CMOS节点的3D IC供电。

3. 扩展功能
& E. E: [2 O0 k. ]1 @, E5 D  d利用晶圆自由背面的概念可以扩展到包含其他功能：
+ E0 N; C2 d' ?! E

实现I/O设备

集成ESD保护设备

集成去耦电容
4 d! {3 T6 n3 c
例如，Imec已经证明了在背面集成2.5D金属-绝缘体-金属电容（MIMCAP），将电容密度提高了4到5倍，进一步改善了IR降性能。

结论
4 J" L9 D# o$ h$ b- u" u* Y' h背面供电网络代表了芯片设计的范式转变，在供电效率、IR降减少和布线拥塞缓解方面提供了显着改进。随着半导体行业继续推动晶体管缩放和3D集成的边界，BSPDNs有望在实现下一代高性能、节能集成电路中发挥关键作用。
1 v- I! c) D. v( Z
关键技术如埋入式电源轨和纳米级硅通孔的成功演示为BSPDNs的实际实现奠定了基础。虽然在极端晶圆减薄和热管理等领域仍存在挑战，但持续的研究和开发努力正在迅速解决这些问题。
- T: d  w& F) B, b
' R# H5 s1 a* @$ ^. z. ZBSPDNs的潜在应用范围超越了传统的2D集成电路，涵盖了先进的3D-SOCs和新颖的芯片架构。将供电与信号布线分离的能力为芯片设计开辟了新的可能性，有望在更小的形态因子中实现更高的性能、更低的功耗和增加的功能。


参考来源
[1] F. Author, "How to Power Chips from the Backside," imec, Jul. 2024. [Online]. Available: https://www.imec-int.com/en/articles/how-power-chips-backside. [Accessed: Aug. 25, 2024].

- END -

) u( G' I$ b6 z: p: x软件申请我们欢迎化合物/硅基光电子芯片的研究人员和工程师申请体验免费版PIC Studio软件。无论是研究还是商业应用，PIC Studio都可提升您的工作效能。
5 r: u# O$ k! o2 y5 d* t# d点击左下角"阅读原文"马上申请
8 T4 [0 {( g* B0 C2 o6 u1 M* n4 [; F: C
* w8 p2 A$ g  a' Q! u0 O3 u欢迎转载
! a" T" t0 T+ X& x+ W% W
/ N5 c: y6 }# B9 r转载请注明出处，请勿修改内容和删除作者信息！
& c3 o5 u, o0 B1 W

+ X) r, Z  G7 `

ugqmxlke1kw6402430644.gif

关注我们

M! }$ J( h) t% h( a' ?; U ascn3m3dxbq6402430744.png " T6 k1 F3 `" b6 B

! v, p( \5 }& U fekquppmhr36402430844.png

dl1501mupmz6402430944.png 2 h4 l7 x; x; n0 r5 m; D2 P6 E" B

                     

1 D  q6 _  @* r; |2 j# J* P4 G7 u
4 }7 h* R- h" e$ X% ]: B2 n
2 K  }2 K! P. K9 Q, s- ]关于我们：
+ M/ c& n6 x. X$ G- m, y+ n深圳逍遥科技有限公司（Latitude Design Automation Inc.）是一家专注于半导体芯片设计自动化（EDA）的高科技软件公司。我们自主开发特色工艺芯片设计和仿真软件，提供成熟的设计解决方案如PIC Studio、MEMS Studio和Meta Studio，分别针对光电芯片、微机电系统、超透镜的设计与仿真。我们提供特色工艺的半导体芯片集成电路版图、IP和PDK工程服务，广泛服务于光通讯、光计算、光量子通信和微纳光子器件领域的头部客户。逍遥科技与国内外晶圆代工厂及硅光/MEMS中试线合作，推动特色工艺半导体产业链发展，致力于为客户提供前沿技术与服务。

! y, j6 S: D7 ^. g' shttp://www.latitudeda.com/
（点击上方名片关注我们，发现更多精彩内容）