先进封装技术在人工智能和高性能计算领域的应用：SEMICON Taiwan 2024 见解

逍遥设计自动化

引言
在 SEMICON Taiwan 2024 上，业界领袖齐聚一堂，讨论了封装技术的最新进展。本文探讨会议重点，关注三个关键领域：晶圆上芯片封装（CoWoS）、扇出型板级封装（FOPLP）和玻璃基板技术[1]。
. W  a' f6 Y# l3 [7 @4 Y
% r& X3 Z7 X7 F* s5 U( G4 |CoWoS：突破集成的界限
台积电作为半导体制造领域的佼佼者，一直走在 CoWoS 技术开发的前沿。CoWoS 是一种 2.5D 封装解决方案，允许在单个中介层上集成多个芯片，从而为 AI 和 HPC 应用提供更高的性能和更低的功耗。
* t; h) E$ Z  f$ p4 U

04hoe2ijr256402435502.png

图1展示了台积电的 CoWoS 技术路线图，显示了向更大中介层尺寸发展的进程。
" O$ M3 @+ Y7 }' D
台积电的 CoWoS 路线图旨在到 2030 年实现 8-10 倍光罩尺寸的中介层。雄心勃勃的目标是由对更强大 AI 处理器日益增长的需求推动的。推出了三种 CoWoS 变体：

CoWoS-S：标准版本，使用硅中介层，能够达到最大 3.3 倍光罩尺寸。

CoWoS-R：使用有机重布线层（RDL）中介层，简化设计流程，缩短集成时间。

CoWoS-L：在 RDL 中介层中整合局部硅互连，平衡了硅和有机中介层的优势。
2 O* l. }- ?3 F8 L2 R) P. r7 v[/ol]
& E* q! {3 Z2 _6 X$ k& v8 [4 S* W
  j8 d4 c- t7 O5 ]$ q4 X0 n; v

xa1mpyyihit6402435602.png

图2显示了 CoWoS-L 的优势，结合了硅和有机中介层的优点。

CoWoS-L 预计将成为未来几年最强大的解决方案，台积电计划在 2025 年实现 5.5 倍光罩尺寸的中介层，到 2030 年达到 8-10 倍。这项技术使集成更多晶体管成为可能，并提高了整体系统性能。
. s2 \9 |9 @; a6 l- m
" l' T- @/ A0 c' N. @会议还强调了 Chiplet 和 3DIC 设计的优势。这些方法提供：

更低的所有权成本

减少设计迁移负担

改进的分级配对，提升系统性能

早期芯片缺陷检测
[/ol]

) ~- J  G' C) D! b- \" ?1 j

un55nfunsnr6402435702.png

图3展示了逻辑 Chiplet 和 3DIC 设计中分级配对的概念。
3 X' I$ D8 T) N! U! E) z0 x
然而，随着集成水平的提高，良率管理变得尤为重要。台积电强调了高集成良率的重要性，特别是对于在昂贵的先进逻辑节点上制造的顶层芯片。随着集成水平的提高，分割和拾取放置过程尤其具有挑战性。

* r! R6 `& G4 y. d( Y. n* f

bd5qgtx3mbp6402435802.png

图4说明了良率对先进封装成本的影响。
- _: k* Q2 A1 m+ b% t
3 P$ ^& ^0 p( h! |  S  z. I& v为应对这些挑战，台积电呼吁业界支持开发：

新型热界面材料（TIMs）

有机模塑化合物

底填材料

先进的过程控制和计量工具
[/ol]
  ?2 J. ?- \) W7 {0 ^! r- ?* g台积电致力于扩大 CoWoS 产能，以满足日益增长的 AI 处理器需求。到 2026 年底，台积电的 CoWoS 产能预计将达到每月 9-10 万片晶圆，相比 2024 年底预期的每月 3-4 万片晶圆有显著增长。
  f, U4 j+ L( C7 K  B5 `
  k: o. M0 U6 B2 L扇出型板级封装（FOPLP）：未来的扩展方案
, u6 w/ n6 l) Y5 ?) q; g3 U随着中介层尺寸不断增大，业界正在探索板级封装解决方案，以提高产出并降低成本。FOPLP 相比传统晶圆级封装提供了几个优势：

更高的产出：对于相同的中介层尺寸，600x600mm 的面板可以容纳 8 倍于 12 英寸晶圆的中介层数量。

成本降低：板级处理在大批量生产中可以带来显著的成本节约。

灵活性：FOPLP 可以适用于各种应用，从边缘设备到高性能处理器。
' Z8 F- v, m! [1 I- C[/ol]

dlxs2zhrag06402435903.png

! S) [. t1 Q3 Y! D/ ]图5比较了 600x600mm 面板与 12 英寸晶圆的中介层容量。

7 U2 q* N* G1 h' i4 z" n7 `) \% ^日月光作为半导体封装和测试领域的领导者，在 FOPLP 技术上取得了重大进展。已经展示了：

良率良好的 600x600mm 板级封装

有效的翘曲和断裂控制

5μm/5μm RDL 线宽/间距能力

计划在 2025 年前开发 2μm/2μm 原型
) j- C( X" B) Z7 T# v0 L7 J[/ol]
然而，业内专家认为，FOPLP 在高性能应用（如 GPU 和 CPU）中的采用可能要到 2026-2027 年才会最早发生。这种延迟是由于：

现有产品路线图专注于扇出型晶圆级封装（FOWLP）技术，如 CoWoS

已分配的 FOWLP 开发资本预算

需要面板形状因子标准化以加速开发努力并降低成本
0 p  T& q* o, l, F0 e4 t5 A[/ol]

w0z0wwppkop6402436003.png

图6概述了日月光对 600x600mm 板级封装解决方案的目标。
# ~! p( i6 x; P4 x" L- v% `
为促进 FOPLP 的广泛采用，业界领袖呼吁：

面板形状因子的标准化

工具制造商和材料供应商之间的合作

加速设备路线图

提高工具能力和良率
- |6 R4 {  R7 e1 R6 B5 X/ T[/ol]

" C# K/ x9 x8 g( b, I玻璃基板技术：下一个前沿
FOPLP 继续发展，但业界也在探索玻璃基板技术作为有机 RDL 中介层的潜在继任者。玻璃基板提供了几个优势：

更好的电气性能

更精细的 RDL 能力

更低的热膨胀系数（CTE）
[/ol]
, I  n  b" u- k3 h4 V1 A7 C+ c/ h英特尔在玻璃基板开发方面处于领先地位，这是由于当前 RDL 中介层解决方案的限制以及对更精细凸点间距的需求所驱动的。然而，玻璃基板技术面临几个挑战：

脆性：玻璃比传统基板材料更脆，难以加工。

制造复杂性：形成穿透玻璃导孔（TGV）需要先进的蚀刻和沉积技术。

设备限制：必须开发新的工具和流程来有效处理玻璃基板。
[/ol]
/ V; L  d/ a  y3 p9 @
" V! f2 y* D. F" O2 e* ?0 ?

djdorix2ok26402436103.png

图7概述了玻璃基板在先进封装中的优缺点。
; l3 [7 l. s- s: a, M
6 V2 V* Q3 o2 v* g- O' {4 _, K$ j: n尽管存在这些挑战，玻璃基板在各种应用中显示出潜力，包括：

桥接芯片

深沟电容（DTC）

集成无源器件（IPD）

光电共封装（CPO）
[/ol]
业内专家预测，玻璃芯基板可能在 2027-2028 年左右进入大规模生产，紧随高性能应用中 FOPLP 的采用之后。

结论
先进封装领域正在快速发展，以满足 AI 和 HPC 应用的需求。CoWoS 技术继续推动芯片集成的界限，台积电在更大中介层尺寸方面领先。FOPLP 为扩大生产规模和降低成本提供了有希望的解决方案，但需要标准化和设备开发来加速采用。玻璃基板技术代表了先进封装的下一个前沿，提供了改进的性能和更精细的 RDL 能力。
, t. V% H7 ^- ~/ u' \/ b' ?  M+ n3 p
随着这些技术的成熟，半导体生态系统各方的合作将变得非常重要。设备制造商、材料供应商和芯片设计者必须携手合作，克服与每种封装方法相关的挑战。通过这样做，行业可以继续提供必要的性能改进，推动 AI、HPC 和其他领域的创新。
" }& N( L; {8 W) B

% X* j$ q, X9 O& F参考文献
7 U% _' L+ C- W$ y3 q. ][1] Jeng, D. Teng, and V. Yang, "Greater China Semi: CoWoS, FOPLP, and glass substrate - Key takeaways from SEMICON Taiwan 2024
# k* p2 I: ?. _/ {* a2 h3 G
- END -

软件申请我们欢迎化合物/硅基光电子芯片的研究人员和工程师申请体验免费版PIC Studio软件。无论是研究还是商业应用，PIC Studio都可提升您的工作效能。
: `  Y( Q' E" F7 |2 j点击左下角"阅读原文"马上申请
4 X4 K7 b  s: m: b! n, Z: P
欢迎转载
  e( q  l9 ~! q
  u( c2 U1 d% Y0 D* L" [; m转载请注明出处，请勿修改内容和删除作者信息！
' Q8 \* C0 E* y9 y
" G2 b6 _( ?7 ?' D, R% V
, X% [5 @/ L4 v& ]
8 n! z. F' ^2 X6 r  t& W( O7 o

fzsatln4reo6402436203.gif

关注我们
; X, }7 {" |* f6 n9 ]  M
8 h( {3 }# X0 t- [) h+ P$ j9 P, I

jxnumiu25xu6402436303.png

ktd3mheetyv6402436403.png

' \; a+ m/ P9 O: F' j vxwlhu1lc1l6402436503.png , a# Y1 Y% n. |& E  \" x1 ?0 q

                     

5 [7 U4 K" x7 a, }* B, S
6 l/ z5 L; a* {3 ^
关于我们：
0 j! {1 Y/ |) n$ \* S8 d深圳逍遥科技有限公司（Latitude Design Automation Inc.）是一家专注于半导体芯片设计自动化（EDA）的高科技软件公司。我们自主开发特色工艺芯片设计和仿真软件，提供成熟的设计解决方案如PIC Studio、MEMS Studio和Meta Studio，分别针对光电芯片、微机电系统、超透镜的设计与仿真。我们提供特色工艺的半导体芯片集成电路版图、IP和PDK工程服务，广泛服务于光通讯、光计算、光量子通信和微纳光子器件领域的头部客户。逍遥科技与国内外晶圆代工厂及硅光/MEMS中试线合作，推动特色工艺半导体产业链发展，致力于为客户提供前沿技术与服务。
1 }7 C3 B. i' f3 r
http://www.latitudeda.com/
（点击上方名片关注我们，发现更多精彩内容）