电子产业一站式赋能平台

PCB联盟网

搜索
查看: 201|回复: 0
收起左侧

3.5D封装:2.5D和完全3D集成之间找到的平衡点

[复制链接]

670

主题

670

帖子

5775

积分

四级会员

Rank: 4

积分
5775
发表于 2024-9-26 08:02:00 | 显示全部楼层 |阅读模式
引言& ]7 z5 [- o6 S
半导体行业不断发展,不断推动芯片设计和制造的边界。随着逐渐接近传统平面缩放的极限,先进封装技术正成为持续提升性能的关键推动力。在这些技术中,3.5D封装作为当前2.5D解决方案和完全3D集成之间的折中方案,正在获得广泛关注。本文将探讨3.5D封装的概念、优势、挑战以及对半导体设计未来的潜在影响[1]。. J3 r% `0 `- ^- u% n! L

, l5 b! D! ~6 ]6 b% A0 ?什么是3.5D封装?
2 U  s, U; }' S1 L4 l( [! K3.5D封装是一种结合了2.5D和3D集成技术元素的混合方法。在3.5D配置中,逻辑chiplet垂直堆叠,然后与其他组件一起键合到共享基板上。这种方法在广泛采用的2.5D技术和更复杂的完全3D-IC之间提供了一个中间地带,而业界已经努力将后者商业化近十年。" o5 K, s! j0 _; ]

. b$ \: T: g* G  N8 O  k/ D

i2w2bbjpjyk6409030302.png

i2w2bbjpjyk6409030302.png
% `8 K7 k- |7 D" \3 ?- [
图1:三星的异构集成路线图,展示了封装技术的演变。(来源:三星代工厂)
1 q' R9 s: G6 V6 \2 o" v2 G% t; i* h3 B1 P% H" E
3.5D封装的主要优势
  • 热管理:通过在组件之间创建物理分隔,3.5D封装有效解决了困扰更密集3D配置的热耗散和噪声问题。
  • 增加SRAM集成:由于SRAM缩放落后于数字晶体管缩放,3.5D允许通过垂直堆叠chiplet将更多SRAM添加到高速设计中。这对于维持处理器缓存性能非常重要。
  • 改善信号传输:减薄处理元件和内存之间的接口缩短了信号需要传输的距离,与平面实现相比显著提高了处理速度。
  • 灵活性和可扩展性:3.5D组件提供了更大的灵活性来添加额外的处理器核心,并通过允许已知良好的裸片单独制造和测试来实现更高的良率。
  • 异构集成:这种方法使用不同制程节点制造的芯片可以组合在一起,优化性能和成本。# j& R4 U- [: I, ^8 a% _
    [/ol]
    & s7 y% |5 z  Y$ B% ^
    : E7 ~/ F4 G% t$ R( m. Z9 K

    a2vsyqkd55p6409030402.jpg

    a2vsyqkd55p6409030402.jpg

    : a8 A5 f$ O6 h& x$ O图2:英特尔的3.5D封装模型,展示了使用硅桥进行芯片间互连的方式。(来源:英特尔), n' W. K* G& ~+ F5 L
    # j3 z. E# @5 v# T& G
    实施策略
    1 _# r7 u: K/ ]) W7 y0 V最常见的3.5D配置涉及将处理器堆叠在SRAM上。这种安排简化了冷却,因为高利用率处理元件产生的热量可以通过散热器或液体冷却来移除。减薄的基板允许信号传输更短的距离,减少了处理器和内存之间数据移动的功耗。
    ) {2 L8 K$ J7 p" D2 m! m* [' k$ r, H/ q7 N& G
    有趣的是,SRAM不一定需要与先进处理器处于相同的制程节点。这种灵活性有助于提高良率和可靠性。例如,三星提出了一个路线图,显示在不久的将来,2nm chiplet堆叠在4nm chiplet上,并计划到2027年实现1.4nm chiplet堆叠在2nm chiplet上。2 o) ?8 V, o, U, l6 S6 N
    6 q8 H% S  G3 M7 o, |* @0 N1 D
    英特尔的3.5D技术方法涉及在带有硅桥的基板上实现。这种方法以成本效益高的方式使用薄硅片来实现芯片间互连,包括堆叠芯片间互连。这种方法提供了硅密度和信号完整性性能的优势,而无需使用大型、昂贵的单片互连层。- C1 u2 s. A% B

    % l* M% p) q, I

    0wzyuf5ie5g6409030503.png

    0wzyuf5ie5g6409030503.png
    - ^7 {: d& _+ }  o# H
    图3:当前互连层技术支持高I/O数量和精细间距。(来源:日月光集团)
    7 B$ d  @. R& r1 \- R2 M; M( Z
    6 Y$ ]' X1 \: A5 X: {挑战和持续发展
    9 \7 i& a% Y$ Y, y; {3.5D封装提供了众多优势,但也面临着挑战。一些关键的持续发展领域包括:
  • 热管理:尽管相比完全3D设计有所改善,但在3.5D组件中管理热量仍然是一个重大挑战。业界正在探索各种冷却解决方案,包括浸没式冷却、局部液体冷却和蒸汽室。
  • 互连技术:随着我们推动更高的密度,业界正在向更精细的凸点间距解决方案和混合键合技术发展。目标是实现25到20微米的凸点间距,混合键合可能实现小于10微米的间距。
  • 共面性:在数千个微凸点上实现所需的平整度水平对传统键合方法是一个重大挑战。这正推动人们对混合键合等替代方法产生兴趣。
  • 时序收敛:随着在3.5D配置中添加更多元素,确保信号在正确的时间到达正确的位置变得越来越复杂。这需要复杂的热感知和IR感知时序分析。
  • 数据管理:设计和分析这些复杂系统所涉及的数据量正在爆炸性增长。有效处理这些数据并减少模拟和分析运行时间是一个主要关注领域。
  • 组装复杂性:物理组装这些器件涉及管理具有不同厚度和热膨胀系数的各种裸片的热、电和机械连接。这需要进行密集的热机械认证工作。
    4 q4 b% X% s! D- `% I& Q+ u% |  ][/ol]
    % p/ c* f+ t( m8 P
    4 U3 \* V8 }/ k# L3 M

    kfflzxevx2g6409030603.png

    kfflzxevx2g6409030603.png

    6 \: K' ~! G; D( \+ x7 b+ ]7 I图4:先进封装路线图,说明互连技术的演变。(来源:安靠科技)
    0 m. j" B4 E. L3 n$ {' \3 v5 T
    9 l# P* t5 u: g* T  [$ ^  \" u商业化的道路+ X# `( v) C9 {; T
    3.5D封装的最终目标是实现芯片设计的"即插即用"方法,设计者可以从菜单中选择chiplet,并迅速将连接到经过验证的架构中。虽然这一愿景可能需要数年时间才能完全实现,但可能在未来几年内看到商用chiplet出现在先进设计中,从高带宽内存与定制处理器堆叠开始。/ |3 ~' q) ?1 W7 \+ a6 A1 m
    8 z! Q- ], a6 A; n
    实现这一愿景需要在几个关键领域取得进展:
  • EDA工具:电子设计自动化(EDA)工具需要发展以处理3.5D设计的复杂性。这包括同时考虑热、信号完整性和功率完整性问题,以及改善IC设计师和封装专家之间的协作。
  • 工艺/组装设计套件:3.5D工艺和组装的标准化设计套件非常重要。这些可能会在代工厂和外包半导体组装和测试(OSAT)提供商之间分配。
  • 标准化:为可以预先构建和预先测试的内容设置现实的参数将是提高组装速度和便利性的关键。像UCIe(通用chiplet互连快车)这样的行业标准就是朝这个方向迈出的步伐。
  • 工艺一致性:确保3.5D组装各个步骤的工艺一致性非常重要。这需要为每个工艺步骤定义可接受的输出,并开发实时优化配方的方法,以保持结果在所需范围内。
    + o+ M; E9 r1 |/ d0 p% ?[/ol]+ ?; W0 X1 g( e4 N1 w$ v4 ^+ J
    结论
    5 v% P/ l. c1 w3.5D封装代表了半导体集成的重要进步,在3D-IC的性能优势和当前2.5D解决方案的实用性之间提供了平衡。随着业界趋向于这种方法,可以期待在设计工具、制造工艺和标准化努力方面的快速发展。& y, M% y8 g+ t& _' K
    # h( A* [7 L# N  t1 k( p
    在热管理和互连技术等领域仍然存在挑战,但3.5D封装的潜在优势正在推动大量投资和创新。随着这些技术的成熟,有望在从高性能计算到人工智能等广泛应用中实现新的性能和功能水平。5 v9 g$ v( J/ P' Q# ?- h. n2 l) D
    / z9 u" P, J6 v
    实现完全的3.5D封装及其他更高集成的旅程将需要整个半导体生态系统的持续合作。从EDA供应商到代工厂、OSAT和系统集成商,每个参与者在将这项技术推向市场方面都发挥着重要作用。随着我们向前发展,3.5D封装可能成为连接当前技术与未来完全3D-IC的桥梁,开启半导体创新的新时代。
    2 J! i7 ~/ b' q
    1 w, m# U: s) e: `4 t参考文献
    + F3 Q( h/ l/ K. L3 n+ I5 ][1] E. Sperling, "3.5D: The Great Compromise," Semiconductor Engineering, Aug. 21, 2024.' r2 u3 R, I5 e2 F% r7 |0 T: W7 r
    + u* t8 w, z$ Q  d3 D
    - END -
    / C8 f: q! X; _" M( |
    * J: A8 \) s2 q* N, r- p9 c软件申请我们欢迎化合物/硅基光电子芯片的研究人员和工程师申请体验免费版PIC Studio软件。无论是研究还是商业应用,PIC Studio都可提升您的工作效能。. U- J$ g  i  a% A! B- v( r
    点击左下角"阅读原文"马上申请
    4 Y8 t* s' `' z/ }4 [+ l. H# i: i+ _, L7 t  k" w
    欢迎转载
    / u3 s1 e9 F0 Z, Y7 v; v8 K3 K0 k& Y
    转载请注明出处,请勿修改内容和删除作者信息!5 l7 J# l& d, A( u/ h% _9 a4 P
    & w8 c9 ]5 @2 B- B* O

    ( ~, ]* Q$ h, u" K0 C
    7 n/ E* o- ^* S7 v) D

    yjdflpaftdp6409030703.gif

    yjdflpaftdp6409030703.gif

    * t0 u( f" M; Q* N/ G& M; t
    5 }  j. ?7 m; s  f0 d关注我们6 |* |# ^/ \, ?1 v# {( @2 K4 X

    8 l# j9 D- X% m. [4 u

    . M3 f+ E; H* F$ X( Z

    jahwqjvj41r6409030803.png

    jahwqjvj41r6409030803.png

    8 f* s! [& R3 W! M9 W. q( O( q( p
    ; _% v, M# B. C# z

    hw2qwxsikcf6409030903.png

    hw2qwxsikcf6409030903.png

    ! Z9 d9 F$ i, a1 @

    8 ]$ L( ^5 R/ Z+ A

    3jdymisez4g6409031003.png

    3jdymisez4g6409031003.png
    3 r2 Z) S) t" f* m
                          # m# W4 T+ ]% n' S" O7 _2 a% w
    5 [5 J: \7 Q3 Z. p

    . ^! n( ~* c% r" I7 A' x( J2 d; e- U& U4 g. Z" J$ j$ o7 J

    ) |" P0 r! F; s; m
    0 z4 Y0 J7 o1 R4 o3 m
    ; a, m7 p  ]& `6 Y3 n4 @& S
    关于我们:+ [3 r; t& u. w* a; K, O, B8 s
    深圳逍遥科技有限公司(Latitude Design Automation Inc.)是一家专注于半导体芯片设计自动化(EDA)的高科技软件公司。我们自主开发特色工艺芯片设计和仿真软件,提供成熟的设计解决方案如PIC Studio、MEMS Studio和Meta Studio,分别针对光电芯片、微机电系统、超透镜的设计与仿真。我们提供特色工艺的半导体芯片集成电路版图、IP和PDK工程服务,广泛服务于光通讯、光计算、光量子通信和微纳光子器件领域的头部客户。逍遥科技与国内外晶圆代工厂及硅光/MEMS中试线合作,推动特色工艺半导体产业链发展,致力于为客户提供前沿技术与服务。! s$ X$ s# L3 O, G$ ~# q3 x( S
    - ]7 I( N0 J8 |: c- M2 H
    http://www.latitudeda.com/
    % X- B. L9 U7 Q5 L9 T5 J(点击上方名片关注我们,发现更多精彩内容)
  • 回复

    使用道具 举报

    发表回复

    您需要登录后才可以回帖 登录 | 立即注册

    本版积分规则


    联系客服 关注微信 下载APP 返回顶部 返回列表