|
SDRAM模块布局时采用点对点布局模式,尽量靠近BGA摆放,当两个器件中间无排阻是,摆放间距在600-800mil,有排阻时间距在800-1000mil,滤波电容靠近IC管脚摆放,走线阻抗控制在50om,数据线每9根尽量走在同一层D0-D7,LDQM;D8-D15,HDQM。信号线之间满足3W规则,数据线和时钟线、地址线之间满足20mil以上,空间足够情况下,用地线隔离开,加过地孔。高低8位数据线保持等长,误差在100mil,控制线,时钟线和地址线误差在200mil,如果原理图有特殊标注,走线应满足要求。走线后在走线中间空余处打上过地孔减少干扰。
|
|