光电共封装技术推动下一代人工智能和网络架构发展

逍遥设计自动化

引言
在人工智能和高性能计算快速发展的今天，对更快、更高效数据传输的需求不断增长。本文探讨光电共封装（CPO）技术的发展历程、当前状态，以及其在规模化网络和计算架构中的应用潜力。介绍这一技术面临的技术挑战、创新解决方案及其在实际应用中的表现[1]。

# i: y# a' h! r. @+ N4 E3 @% t光电共封装技术的必要性
. [" V. ?2 K9 Z8 k8 d随着数据传输速率不断提高，传统电子互连面临着重大挑战。串行器/解串器（SerDes）向200Gbps迁移的过程中，电气I/O传输距离的局限性日益凸显。

y5w4kbh0u5m6409976215.png

0 M* @6 J6 T9 @2 J0 x( x+ z! |图1展示了高数据速率下信号损耗的增加，说明了光电共封装与ASIC集成的必要性。

- l7 q* }* [4 A: a在这些高速率下，信号完整性成为主要问题，主要由于信号路径各个组件的损耗，包括：

ASIC通过基板的损耗

PCB走线长度损耗

过孔损耗

Paddle card损耗

& k- X/ a8 [6 f7 c随着数据速率从53 Gbps增加到106 Gbps，甚至达到212 Gbps，这些损耗变得更加明显。图表清楚地显示了更高频率如何导致更大的信号衰减，使得通过电气互连维持可靠通信变得越来越困难。

这一挑战促使了光互连技术的发展，可以与ASIC共同封装，以克服这些限制并实现下一代高性能计算和网络系统。

* {) h0 Q2 E& _5 ~) @7 ^2 O光互连技术的演进
% @0 [+ F' g: m* b- l开发具有CPO功能的AI ASIC的历程是渐进的演变过程，从分立元件逐步发展到高度集成的解决方案。

nhpp0ayfzm56409976315.png

5bqsdb3keye6409976415.png

图2展示了从传统模块设计到硅基光电子Chiplet模块的发展过程。
% j* s9 @/ w. `$ u

传统模块设计：最初的方法使用分立的III-V族元件，在可扩展性方面存在工程和制造限制。

模块集成：提高规模的第一步涉及将组件集成到模块中，减小尺寸并提高制造性。

硅基光电子模块：在模块中引入硅基光电子Chiplet标志着重大进步，实现了更高的集成度和更好的可扩展性。

光电共封装：最后阶段涉及将光学组件直接附加到ASIC上，实现前所未有的集成度和性能水平。
3 s. A; x/ m/ b8 X0 L1 \  X[/ol]
# c0 e" k4 z$ ^2 s  B5 z. Z+ f这一演变导致了CPO的两个主要应用：
" S' N. [+ F1 s+ l

zzrytwsssqq6409976516.png

- ^. k  Y# o* p2 E: E; A图3对比了用于规模化网络的CPO（>50Tbps连接到交换ASIC）和用于规模化计算的CPO（>6.4Tbps连接到GPU）。

用于规模化网络的CPO：将超过50Tbps的光学直接连接到交换ASIC。

用于规模化计算的CPO：将超过6.4Tbps的光学与GPU集成，用于高性能计算应用。
/ J% D; f+ q- v" c8 w& o[/ol]
5 H( [6 M1 I' `* Q# ~- @" `Broadcom的CPO平台
Broadcom在CPO开发方面处于领先地位，创建了一个全面的平台，解决了高速、高密度光互连的挑战。
; T7 |, K# k. G# s# g$ f

qxlxrqockuq6409976616.png

6 i" D9 S8 Z2 W& d6 m图4提供了Broadcom 51.2Tbps TH5交换CPO的示意图概览，展示了其关键组件。
7 E+ [. L3 P, G$ e. u
; m: B9 N0 {# W: fCPO平台的关键组件包括：
! ]* }# @5 b# b" V

51.2Tbps TH5交换CPO，配备8个6.4T光学引擎

16个可插拔激光模块（可现场维修）

光纤Cable Assembly

前面板端口

I/O连接

CPO（光电共封装）

Broadcom FAU连接器

PLS盲插连接器（MPO）

kaep0astv5m6409976716.png

. i( Z0 }- K1 G. m$ [8 e图5突出显示了CPO的关键组件：光电子集成芯片（PIC）、电子集成线路（EIC）、先进封装和高密度光纤连接器。

CPO系统的核心包括：

光电子集成芯片（PIC）：包含用于光信号处理的调制器和光电二极管。

电子集成线路（EIC）：包括用于电信号处理的驱动器和跨阻放大器（TIA）。

先进封装：实现光学和电子组件的紧密集成。

高密度光纤连接器：便于连接外部光网络。
[/ol]
$ u5 \. \% s$ s: i) D& I
使用CPO的规模化网络
& `: V1 L; Z) r( {. GBroadcom在实施CPO用于规模化网络应用方面取得了重大进展。让我们来看看两代交换系统：
0 \% U$ {5 D7 b6 ?2 S5 Z
第一代：TH4-Humboldt

avmpcmsuhs46409976816.png

6 |+ u# E: h0 j3 _  F图6展示了TH4-Humboldt，Broadcom的第一代25.6T以太网交换机，部分实现了CPO。
5 K3 u; N, c# z0 V
9 H+ B" B4 w. XTH4-Humboldt的主要特点包括：
1 v4 ^. |; G3 g) V) z  a/ f* q

25.6T以太网交换机

一半CPO，一半电气连接

四个3.2T光学引擎（32x100Gbps DR连接）

光学引擎：PIC与SiGe EIC键合

每个光学引擎包含约250个光学组件
$ x2 s/ ^/ Q3 ~: g) o/ H

) J, w- o. O& S2 N9 L3 e

0cbisbbttyw6409976917.png

图7说明了TH4-Humboldt设计中硅基光电子PIC、SiGe EIC和TSV（硅通孔）的集成。
, E2 V3 I: g) Q) _) l/ N3 z; {% R
) `  z; m1 m7 ^9 R& x第二代：TH5-Bailly
6 g" r5 l- _' q( a4 ?

orlr4vbrlu26409977017.png

5 T; v' e+ o9 y7 p# g$ \9 Z1 s, f' `图8展示了TH5-Bailly，Broadcom的第二代51.2T以太网交换机，实现了全CPO连接。
) L- B0 N. J( m$ ]4 h1 ]
TH5-Bailly代表了重大进步，具有以下特点：

51.2T以太网交换机

全光学CPO连接

八个6.4T光学引擎（64x100Gbps FR4连接）

光学引擎：PIC与CMOS EIC键合

每个光学引擎包含约1000个光学组件

fjz3bnm1hgg6409977117.png

图9显示了使用扇出晶圆级封装（FOWLP）技术改进的硅基光电子PIC与7nm CMOS EIC的集成。

; ?2 C! x3 C) K2 ?) k2 w* W9 uTH5-Bailly中使用的FOWLP技术实现了PIC到EIC键合的更好可扩展性，允许更高的密度和性能。

3 \3 G3 \1 C# Z9 O2 S- m4 b性能和功耗效率
TH5-Bailly展示了令人印象深刻的性能和功耗效率：

21fnm5r4zll6409977218.png

/ |9 Z! M& Z" p% K/ X5 a. F图10显示了完全集成的51.2T交换机72个端口的FEC（前向错误纠正）尾部分布，显示了无错误操作。
- C' q" ]$ b1 M
图表显示FEC尾部快速衰减，表明所有端口都具有出色的信号完整性和错误纠正能力。

qb3tntuhtr36409977318.png

8 Z% r! W3 L# m1 K! A7 v7 t图11比较了51T交换机盒中CPO和传统可插拔光学的功耗。
% k' v3 v9 O8 G2 s
主要发现：

使用Bailly CPO的光互连比传统可插拔光学消耗少70%的功率

使用Bailly CPO的总交换机盒功耗降低约30%

对于32k GPU集群，CPO可实现超过1MW的功耗节省
7 o( b, P1 d% {4 S6 t' [
使用CPO的规模化计算
  d" |$ z6 R& W$ B  j- J2 L7 BCPO技术不仅限于网络应用；对于规模化计算架构，特别是在人工智能和高性能计算领域，也具有巨大潜力。

dwhrn31bzjg6409977418.png

图12说明了具有CPO的计算ASIC，在2.5D多芯片封装中每个光学引擎具有6.4Tbps I/O带宽。
( j0 ^0 o1 y0 X& D; a. \
这种先进的封装方法集成了：
) w+ u+ a& _0 f/ Q  k! E5 g9 k; v

计算ASIC

HBM（高带宽内存）

SerDes芯片

6.4T光学引擎Chiplet

在计算ASIC中使用CPO实现了：

更高的带宽密度

降低功耗

改善信号完整性

大型AI集群的可扩展性

0 d  g% B( R+ P% p+ F

uyxw340g0ov6409977518.png

图13显示了使用CPO的512个GPU全连接单级规模化架构。

这种架构展示了CPO实现大规模扩展领域的潜力：
1 `( p1 O1 Y7 A- Y+ j# W9 F

单行连接中的512个GPU

光链路范围从5m到30m（单层）

64个高基数交换机

每个GPU通过CPO光学连接到所有64个交换机

未来发展和路线图
随着CPO技术不断发展，我们可以期待密度和性能的进一步提高：

9 d( Z, s' q  g( w  K

eap4distaua6409977618.png

图14展示了规模化光学Rooftop密度路线图，显示从2025年到2028年从12.8T到102.4T的发展。
* }4 Q; q5 ~7 M1 x2 W, N6 g# a
% X$ f7 j- I" r# q路线图显示光互连密度快速增加：
+ O) r9 b! g4 e% Q

2025年：12.8T

2027年：51.2T

2028年：102.4T（发送+接收）
/ t, v5 T/ r: P6 S
6 P+ L9 i. e# C8 z2 d# t这一进展将在未来几年内实现更强大、更高效的AI和HPC系统。

结论
光电共封装代表了光学和电子组件集成的重大进展，用于高性能计算和网络应用。通过克服传统电气互连的限制，CPO使更强大、更高效和可扩展的AI和数据中心应用系统的开发成为可能。
/ g5 D! y! o- q4 f9 ]
正如我们在Broadcom从TH4-Humboldt到TH5-Bailly及以后的发展历程中所看到的，CPO技术正在快速发展，以满足现代计算不断增长的需求。先进封装技术（如FOWLP）的集成，以及光学引擎密度和性能的持续提高，为下一代AI和网络架构奠定了基础。
+ p1 [$ j$ F9 ?
8 @- X, B" m( I+ ?: |+ R2 ^0 c8 X: jCPO的优势，包括降低功耗、改善信号完整性和提高带宽密度，使其成为应对网络和计算系统扩展挑战的关键技术。随着技术的不断成熟，我们可以期待看到更多创新应用和架构，利用集成光电子技术的力量推动高性能计算和AI世界的发展。
& \8 ^; i- w7 t* |% l
参考文献
3 x/ B- G' }* @1 E: S% x& v[1] M. Mehta, "An AI Compute ASIC with Optical Attach to Enable Next Generation Scale-Up Architectures," Hot Chips 2024, Aug. 26, 2024.
% s" L4 ~4 M- S
- END -


. b. X1 w$ B- K3 N: `& X  \软件申请我们欢迎化合物/硅基光电子芯片的研究人员和工程师申请体验免费版PIC Studio软件。无论是研究还是商业应用，PIC Studio都可提升您的工作效能。
点击左下角"阅读原文"马上申请

0 [& y( w7 I. U5 z* E欢迎转载
9 R) e) L' y4 {0 f7 Q3 o
转载请注明出处，请勿修改内容和删除作者信息！

2 P- m9 N( z0 J4 E" `7 x
8 _* ^7 l6 Z& N

tl2y5mxgkdz6409977718.gif

关注我们

ji4uymkena16409977818.png & v5 Y! v) D2 s# ~! G

7 d7 c3 p/ b) D# P 3jpatpf4vcv6409977918.png

5t2mrkpsbym6409978018.png , n  n3 F3 G+ g- q; Y8 P4 W% S5 W9 [

                     
& o  U! b) ]1 H$ _
) @- A( M# U8 K3 j3 |
0 m. c% L. h4 _% d
关于我们：
! s( m1 f6 V  p7 K. v, L深圳逍遥科技有限公司（Latitude Design Automation Inc.）是一家专注于半导体芯片设计自动化（EDA）的高科技软件公司。我们自主开发特色工艺芯片设计和仿真软件，提供成熟的设计解决方案如PIC Studio、MEMS Studio和Meta Studio，分别针对光电芯片、微机电系统、超透镜的设计与仿真。我们提供特色工艺的半导体芯片集成电路版图、IP和PDK工程服务，广泛服务于光通讯、光计算、光量子通信和微纳光子器件领域的头部客户。逍遥科技与国内外晶圆代工厂及硅光/MEMS中试线合作，推动特色工艺半导体产业链发展，致力于为客户提供前沿技术与服务。

http://www.latitudeda.com/
（点击上方名片关注我们，发现更多精彩内容）