光电共封装技术推动下一代人工智能和网络架构发展

逍遥设计自动化

引言
在人工智能和高性能计算快速发展的今天，对更快、更高效数据传输的需求不断增长。本文探讨光电共封装（CPO）技术的发展历程、当前状态，以及其在规模化网络和计算架构中的应用潜力。介绍这一技术面临的技术挑战、创新解决方案及其在实际应用中的表现[1]。

* |: l# T# d" @& E7 O5 R& j光电共封装技术的必要性
3 ?5 }+ u& f3 d* h. y3 }随着数据传输速率不断提高，传统电子互连面临着重大挑战。串行器/解串器（SerDes）向200Gbps迁移的过程中，电气I/O传输距离的局限性日益凸显。

y5w4kbh0u5m6409976215.png

! p3 ]4 }& F  w' A图1展示了高数据速率下信号损耗的增加，说明了光电共封装与ASIC集成的必要性。

在这些高速率下，信号完整性成为主要问题，主要由于信号路径各个组件的损耗，包括：

ASIC通过基板的损耗

PCB走线长度损耗

过孔损耗

Paddle card损耗
& b  ~! b% a% o
随着数据速率从53 Gbps增加到106 Gbps，甚至达到212 Gbps，这些损耗变得更加明显。图表清楚地显示了更高频率如何导致更大的信号衰减，使得通过电气互连维持可靠通信变得越来越困难。

7 B# C% O; Z4 J这一挑战促使了光互连技术的发展，可以与ASIC共同封装，以克服这些限制并实现下一代高性能计算和网络系统。
7 d$ ~$ w8 |2 v: F9 `0 J6 u
光互连技术的演进
开发具有CPO功能的AI ASIC的历程是渐进的演变过程，从分立元件逐步发展到高度集成的解决方案。
4 L/ f& a7 ?2 V$ x+ U7 f# N& u% }: I( v

nhpp0ayfzm56409976315.png

5bqsdb3keye6409976415.png

0 Q0 s- g, e; q, O. T5 M% L图2展示了从传统模块设计到硅基光电子Chiplet模块的发展过程。
* G& K* z4 Q- i3 f  N% G

传统模块设计：最初的方法使用分立的III-V族元件，在可扩展性方面存在工程和制造限制。

模块集成：提高规模的第一步涉及将组件集成到模块中，减小尺寸并提高制造性。

硅基光电子模块：在模块中引入硅基光电子Chiplet标志着重大进步，实现了更高的集成度和更好的可扩展性。

光电共封装：最后阶段涉及将光学组件直接附加到ASIC上，实现前所未有的集成度和性能水平。
3 S. }# y% c' X( O. h[/ol]
! E5 Z8 [, K! z( a这一演变导致了CPO的两个主要应用：
7 t& g1 C( e6 N! F" @. ~7 z+ K

zzrytwsssqq6409976516.png

图3对比了用于规模化网络的CPO（>50Tbps连接到交换ASIC）和用于规模化计算的CPO（>6.4Tbps连接到GPU）。
' r: T; B7 Y  L. t  g5 a

用于规模化网络的CPO：将超过50Tbps的光学直接连接到交换ASIC。

用于规模化计算的CPO：将超过6.4Tbps的光学与GPU集成，用于高性能计算应用。
[/ol]
Broadcom的CPO平台
Broadcom在CPO开发方面处于领先地位，创建了一个全面的平台，解决了高速、高密度光互连的挑战。
. R: b) s1 }- Z6 T# t6 {! [- ^5 r

qxlxrqockuq6409976616.png

图4提供了Broadcom 51.2Tbps TH5交换CPO的示意图概览，展示了其关键组件。

CPO平台的关键组件包括：
1 Z% O3 x/ D# w0 ~( m. {7 ?* k

51.2Tbps TH5交换CPO，配备8个6.4T光学引擎

16个可插拔激光模块（可现场维修）

光纤Cable Assembly

前面板端口

I/O连接

CPO（光电共封装）

Broadcom FAU连接器

PLS盲插连接器（MPO）

4 f+ m6 C% H9 `6 u! g

kaep0astv5m6409976716.png

7 c4 `, @! |4 ~2 U  d$ \" p! i图5突出显示了CPO的关键组件：光电子集成芯片（PIC）、电子集成线路（EIC）、先进封装和高密度光纤连接器。

CPO系统的核心包括：

光电子集成芯片（PIC）：包含用于光信号处理的调制器和光电二极管。

电子集成线路（EIC）：包括用于电信号处理的驱动器和跨阻放大器（TIA）。

先进封装：实现光学和电子组件的紧密集成。

高密度光纤连接器：便于连接外部光网络。
, R2 n9 p* w( i[/ol]

3 \1 l' S' E2 Y. @使用CPO的规模化网络
Broadcom在实施CPO用于规模化网络应用方面取得了重大进展。让我们来看看两代交换系统：
0 e7 Y! l( ^6 s  e/ B, E. ^4 }3 U7 _* H9 |2 d
- c1 g! \) O' J  \& g第一代：TH4-Humboldt
' Z! c' |4 ^! M. l- [' |4 V4 ^2 \

avmpcmsuhs46409976816.png

/ ?5 u' b+ K8 X图6展示了TH4-Humboldt，Broadcom的第一代25.6T以太网交换机，部分实现了CPO。
0 o  @1 \4 u. T1 L0 |  W7 q! _) `
TH4-Humboldt的主要特点包括：

25.6T以太网交换机

一半CPO，一半电气连接

四个3.2T光学引擎（32x100Gbps DR连接）

光学引擎：PIC与SiGe EIC键合

每个光学引擎包含约250个光学组件
7 u' v' S4 Y$ ~; G2 d+ r
' _; a! s& S4 W1 v+ I& q& e; U7 [& ?  L
- h  J9 ^  c7 k# m

0cbisbbttyw6409976917.png

图7说明了TH4-Humboldt设计中硅基光电子PIC、SiGe EIC和TSV（硅通孔）的集成。
4 l; [2 e5 y5 ^" P8 [& f
第二代：TH5-Bailly

orlr4vbrlu26409977017.png

( _  k! M2 s( U, ]图8展示了TH5-Bailly，Broadcom的第二代51.2T以太网交换机，实现了全CPO连接。

TH5-Bailly代表了重大进步，具有以下特点：

51.2T以太网交换机

全光学CPO连接

八个6.4T光学引擎（64x100Gbps FR4连接）

光学引擎：PIC与CMOS EIC键合

每个光学引擎包含约1000个光学组件

4 S; f) C* v. V8 d. @

fjz3bnm1hgg6409977117.png

& b" c! x) R9 F5 \1 x图9显示了使用扇出晶圆级封装（FOWLP）技术改进的硅基光电子PIC与7nm CMOS EIC的集成。
, e" z; E/ k  {$ i2 a
TH5-Bailly中使用的FOWLP技术实现了PIC到EIC键合的更好可扩展性，允许更高的密度和性能。

性能和功耗效率
' Q+ F% s" E5 m9 R! z* N" K# e1 CTH5-Bailly展示了令人印象深刻的性能和功耗效率：
* _* a* y! l0 E' S/ Q
2 E4 ~0 x1 B! Q5 ~

21fnm5r4zll6409977218.png

图10显示了完全集成的51.2T交换机72个端口的FEC（前向错误纠正）尾部分布，显示了无错误操作。
6 M0 R* l: W" a6 k$ {
  i% _" F' {4 e. H图表显示FEC尾部快速衰减，表明所有端口都具有出色的信号完整性和错误纠正能力。

. `# e# m/ e% l2 c

qb3tntuhtr36409977318.png

图11比较了51T交换机盒中CPO和传统可插拔光学的功耗。
$ O7 H) i4 F  t7 `5 i+ y2 Y
主要发现：

使用Bailly CPO的光互连比传统可插拔光学消耗少70%的功率

使用Bailly CPO的总交换机盒功耗降低约30%

对于32k GPU集群，CPO可实现超过1MW的功耗节省

6 q9 O5 u- E+ N% ], d使用CPO的规模化计算
* ~6 U, H! M$ W4 b: o5 UCPO技术不仅限于网络应用；对于规模化计算架构，特别是在人工智能和高性能计算领域，也具有巨大潜力。

dwhrn31bzjg6409977418.png

, [7 J: e2 H. ~: A图12说明了具有CPO的计算ASIC，在2.5D多芯片封装中每个光学引擎具有6.4Tbps I/O带宽。
3 e9 l& w: C1 p! |0 [% |1 K
/ e3 f: L( b7 ^- u0 C- b! X这种先进的封装方法集成了：
% f. C0 I* C" z2 I: n/ H

计算ASIC

HBM（高带宽内存）

SerDes芯片

6.4T光学引擎Chiplet
. k& [8 A  g7 U9 @, G
在计算ASIC中使用CPO实现了：
, T- _+ R+ {3 A, r

更高的带宽密度

降低功耗

改善信号完整性

大型AI集群的可扩展性

/ [5 U) `4 E2 p4 j1 d, k- ?
+ e* j6 I: A# k5 B

uyxw340g0ov6409977518.png

  m1 @$ E+ ~( w) O7 p图13显示了使用CPO的512个GPU全连接单级规模化架构。

; G7 p. J2 Z. s9 L* u这种架构展示了CPO实现大规模扩展领域的潜力：
8 q) i' \# @- K# Y

单行连接中的512个GPU

光链路范围从5m到30m（单层）

64个高基数交换机

每个GPU通过CPO光学连接到所有64个交换机

未来发展和路线图
随着CPO技术不断发展，我们可以期待密度和性能的进一步提高：
% C! q& s$ W: x' z
1 b, H3 W. ?" ]2 T- F  Q

eap4distaua6409977618.png

/ ?; y" b- L9 ^图14展示了规模化光学Rooftop密度路线图，显示从2025年到2028年从12.8T到102.4T的发展。

路线图显示光互连密度快速增加：

2025年：12.8T

2027年：51.2T

2028年：102.4T（发送+接收）

这一进展将在未来几年内实现更强大、更高效的AI和HPC系统。

结论
8 H! E6 Y$ Y6 [& x3 y& |8 a; a光电共封装代表了光学和电子组件集成的重大进展，用于高性能计算和网络应用。通过克服传统电气互连的限制，CPO使更强大、更高效和可扩展的AI和数据中心应用系统的开发成为可能。
" g2 B' x3 }* q& s, {, T
正如我们在Broadcom从TH4-Humboldt到TH5-Bailly及以后的发展历程中所看到的，CPO技术正在快速发展，以满足现代计算不断增长的需求。先进封装技术（如FOWLP）的集成，以及光学引擎密度和性能的持续提高，为下一代AI和网络架构奠定了基础。

CPO的优势，包括降低功耗、改善信号完整性和提高带宽密度，使其成为应对网络和计算系统扩展挑战的关键技术。随着技术的不断成熟，我们可以期待看到更多创新应用和架构，利用集成光电子技术的力量推动高性能计算和AI世界的发展。

: G( A, b3 f* F0 d8 K参考文献
  u7 y9 s- I7 H# o; k: Y[1] M. Mehta, "An AI Compute ASIC with Optical Attach to Enable Next Generation Scale-Up Architectures," Hot Chips 2024, Aug. 26, 2024.
& f* m6 V& ]4 s# w
: J1 C" {2 A' W$ c- END -
; I/ I/ b( d( P; ^2 N
2 q9 q+ `" {( T3 l5 \
软件申请我们欢迎化合物/硅基光电子芯片的研究人员和工程师申请体验免费版PIC Studio软件。无论是研究还是商业应用，PIC Studio都可提升您的工作效能。
点击左下角"阅读原文"马上申请

欢迎转载
+ r  y7 ^$ D, V+ e" o) Q
转载请注明出处，请勿修改内容和删除作者信息！

tl2y5mxgkdz6409977718.gif

  v" z1 M4 k5 D- a- V2 ^关注我们
; p0 }- _9 c# j1 Q4 q5 N2 O

ji4uymkena16409977818.png

}- i3 c  B  Z1 w9 Q9 n 3jpatpf4vcv6409977918.png : V* D9 Y" `  Q+ z. b( f

5t2mrkpsbym6409978018.png

                     
2 N! t. J7 v6 `1 ~! X5 T- U# u

; o* ^2 D, q: l- K4 }9 B* I! _
关于我们：
9 P0 r' T/ J3 b) {" P. ^4 e深圳逍遥科技有限公司（Latitude Design Automation Inc.）是一家专注于半导体芯片设计自动化（EDA）的高科技软件公司。我们自主开发特色工艺芯片设计和仿真软件，提供成熟的设计解决方案如PIC Studio、MEMS Studio和Meta Studio，分别针对光电芯片、微机电系统、超透镜的设计与仿真。我们提供特色工艺的半导体芯片集成电路版图、IP和PDK工程服务，广泛服务于光通讯、光计算、光量子通信和微纳光子器件领域的头部客户。逍遥科技与国内外晶圆代工厂及硅光/MEMS中试线合作，推动特色工艺半导体产业链发展，致力于为客户提供前沿技术与服务。
0 r: o3 q, }, P3 v3 y- U/ h# l
6 Z; I( O# ~2 y) X2 U  Shttp://www.latitudeda.com/
（点击上方名片关注我们，发现更多精彩内容）