电子产业一站式赋能平台

PCB联盟网

搜索
查看: 553|回复: 0
收起左侧

光电共封装技术推动下一代人工智能和网络架构发展

[复制链接]

983

主题

983

帖子

9792

积分

高级会员

Rank: 5Rank: 5

积分
9792
发表于 2024-10-17 08:00:00 | 显示全部楼层 |阅读模式
引言" d7 z0 A1 n9 p2 b3 l! u. f; X
在人工智能和高性能计算快速发展的今天,对更快、更高效数据传输的需求不断增长。本文探讨光电共封装(CPO)技术的发展历程、当前状态,以及其在规模化网络和计算架构中的应用潜力。介绍这一技术面临的技术挑战、创新解决方案及其在实际应用中的表现[1]。
$ ?; t3 _! j: S) m& B, |( G+ A8 B2 Z8 q# ~/ W4 u
光电共封装技术的必要性/ W( Z  w5 R8 X
随着数据传输速率不断提高,传统电子互连面临着重大挑战。串行器/解串器(SerDes)向200Gbps迁移的过程中,电气I/O传输距离的局限性日益凸显。7 a9 |8 U: o+ J6 j& i

4 {9 f( b7 m8 X. T; G; N# P1 \1 C! [

y5w4kbh0u5m6409976215.png

y5w4kbh0u5m6409976215.png
# e8 E+ l0 I" `* L9 [/ D
图1展示了高数据速率下信号损耗的增加,说明了光电共封装与ASIC集成的必要性。
; _; j7 T- K: H- d* _* _9 y0 @" I1 I$ E+ P' k& _, V& B2 A
在这些高速率下,信号完整性成为主要问题,主要由于信号路径各个组件的损耗,包括:
; |3 E$ `' R$ Z4 _, I: a6 m. R4 e3 k
  • ASIC通过基板的损耗
  • PCB走线长度损耗
  • 过孔损耗
  • Paddle card损耗
    ( F* A0 x$ q% ~* O, o% i6 E1 ~' f

    0 `% p3 y( v6 u- B/ q6 y, y随着数据速率从53 Gbps增加到106 Gbps,甚至达到212 Gbps,这些损耗变得更加明显。图表清楚地显示了更高频率如何导致更大的信号衰减,使得通过电气互连维持可靠通信变得越来越困难。
    0 E. ?, C! {$ K, j8 j9 S) U" q4 ^+ d* U8 o- ?5 T( H
    这一挑战促使了光互连技术的发展,可以与ASIC共同封装,以克服这些限制并实现下一代高性能计算和网络系统。
    ) K! A" Q1 M1 w( _; z
      q5 S, P$ x3 Q  J2 g光互连技术的演进  V+ E( X6 U6 `* d
    开发具有CPO功能的AI ASIC的历程是渐进的演变过程,从分立元件逐步发展到高度集成的解决方案。
    8 b- G$ O1 ^5 }- J3 f* b* G' C( s8 [) N; A: v6 D5 e

    nhpp0ayfzm56409976315.png

    nhpp0ayfzm56409976315.png

    % `' }: L2 ]5 x) d

    5bqsdb3keye6409976415.png

    5bqsdb3keye6409976415.png

    ! Z7 n/ C  t" s. r! X8 X图2展示了从传统模块设计到硅基光电子Chiplet模块的发展过程。
    $ V1 b) D- Q3 d5 b
  • 传统模块设计:最初的方法使用分立的III-V族元件,在可扩展性方面存在工程和制造限制。
  • 模块集成:提高规模的第一步涉及将组件集成到模块中,减小尺寸并提高制造性。
  • 硅基光电子模块:在模块中引入硅基光电子Chiplet标志着重大进步,实现了更高的集成度和更好的可扩展性。
  • 光电共封装:最后阶段涉及将光学组件直接附加到ASIC上,实现前所未有的集成度和性能水平。' C/ n7 d- P3 w/ M4 Q
    [/ol]9 W5 ~& n- Y2 i+ Q: G9 x, C' y' I
    这一演变导致了CPO的两个主要应用:
    ' S! g3 m" t& k3 x4 q: w6 t- l9 J' t' g: P1 Z0 \

    zzrytwsssqq6409976516.png

    zzrytwsssqq6409976516.png

    ! Q% x/ m* R" M1 W6 j. Y, `6 l图3对比了用于规模化网络的CPO(>50Tbps连接到交换ASIC)和用于规模化计算的CPO(>6.4Tbps连接到GPU)。
    $ W( O/ U7 k  L9 i. o
  • 用于规模化网络的CPO:将超过50Tbps的光学直接连接到交换ASIC。
  • 用于规模化计算的CPO:将超过6.4Tbps的光学与GPU集成,用于高性能计算应用。, }: j" J+ W# L) o; R3 C9 E
    [/ol]
    . ?# F* v9 H* }. @Broadcom的CPO平台
    4 A- F& x8 ^* e; ~. iBroadcom在CPO开发方面处于领先地位,创建了一个全面的平台,解决了高速、高密度光互连的挑战。
    # D) G  ?. ]3 H' y
    # b/ r: E5 w' P8 |, C8 @" y

    qxlxrqockuq6409976616.png

    qxlxrqockuq6409976616.png

    + k! o7 H4 [  O0 Z图4提供了Broadcom 51.2Tbps TH5交换CPO的示意图概览,展示了其关键组件。
    8 s4 g) Y  c3 n
    ( @. U, d- Q; i4 @( O# r& ^CPO平台的关键组件包括:& P9 |" B& s4 y( F0 q, {! k
  • 51.2Tbps TH5交换CPO,配备8个6.4T光学引擎
  • 16个可插拔激光模块(可现场维修)
  • 光纤Cable Assembly
  • 前面板端口
  • I/O连接
  • CPO(光电共封装)
  • Broadcom FAU连接器
  • PLS盲插连接器(MPO)
    " Y: ?1 F  p9 N9 E

    6 M( c  l* K9 E& H
    ! L: Y& r, o* x, T

    kaep0astv5m6409976716.png

    kaep0astv5m6409976716.png
    ; {+ x; ^  o- ^. }/ d) c! l% ?
    图5突出显示了CPO的关键组件:光电子集成芯片(PIC)、电子集成线路(EIC)、先进封装和高密度光纤连接器。
    ' V  U1 p* O+ r4 @& n# A+ ^
    6 A, ~, X6 g1 QCPO系统的核心包括:
  • 光电子集成芯片(PIC):包含用于光信号处理的调制器和光电二极管。
  • 电子集成线路(EIC):包括用于电信号处理的驱动器和跨阻放大器(TIA)。
  • 先进封装:实现光学和电子组件的紧密集成。
  • 高密度光纤连接器:便于连接外部光网络。! \2 T" I* Z# P
    [/ol]
    9 h) a" h( q/ n4 X% M+ w( r3 K

    / |1 m% F# |5 K3 R8 u. h2 j6 H使用CPO的规模化网络' @, O  V' j2 b! v+ S6 x
    Broadcom在实施CPO用于规模化网络应用方面取得了重大进展。让我们来看看两代交换系统:9 ?) @% T/ Z4 [; P: a5 I+ L9 v! C
    % [" j. o, S  a# X( @" B! ]1 v. F
    第一代:TH4-Humboldt! ?- |( ^5 v( x9 l  {

    avmpcmsuhs46409976816.png

    avmpcmsuhs46409976816.png

    ! B' v9 r( O$ A' r1 |9 w! I  }) z图6展示了TH4-Humboldt,Broadcom的第一代25.6T以太网交换机,部分实现了CPO。4 [, b7 Q) n! J7 M/ A( F! K

    2 q7 z* h- A. oTH4-Humboldt的主要特点包括:
    " Z. h6 _- I* V  f  s; d0 A9 C
  • 25.6T以太网交换机
  • 一半CPO,一半电气连接
  • 四个3.2T光学引擎(32x100Gbps DR连接)
  • 光学引擎:PIC与SiGe EIC键合
  • 每个光学引擎包含约250个光学组件* k) v; Z8 b6 A2 y% e$ ^

    5 x. u' M, ^5 t: H$ k. C' E" O1 D0 U& n' H

    0cbisbbttyw6409976917.png

    0cbisbbttyw6409976917.png

    1 y# Y6 n# B$ b: B图7说明了TH4-Humboldt设计中硅基光电子PIC、SiGe EIC和TSV(硅通孔)的集成。
    ( o( ]% a. e" ^1 ]! n0 @: a5 f$ e3 Y) S' @
    第二代:TH5-Bailly
    ) ?2 Y/ X- d0 l7 Q$ ^1 U

    orlr4vbrlu26409977017.png

    orlr4vbrlu26409977017.png
    8 X7 `7 W$ r( R! J  y- K
    图8展示了TH5-Bailly,Broadcom的第二代51.2T以太网交换机,实现了全CPO连接。3 f6 ~/ _0 n. n1 }8 z* [8 o% h

    4 ~# d" B$ l! X$ e2 ?TH5-Bailly代表了重大进步,具有以下特点:
    9 H  a* b6 X- l( r
  • 51.2T以太网交换机
  • 全光学CPO连接
  • 八个6.4T光学引擎(64x100Gbps FR4连接)
  • 光学引擎:PIC与CMOS EIC键合
  • 每个光学引擎包含约1000个光学组件
    ( L4 Z9 P$ n, C2 o) ]

    , C, O' l/ ^8 v' l1 v: X' V4 M' d1 Z( i/ E# N

    fjz3bnm1hgg6409977117.png

    fjz3bnm1hgg6409977117.png

    " ^- }' w2 [. I3 H. }' R图9显示了使用扇出晶圆级封装(FOWLP)技术改进的硅基光电子PIC与7nm CMOS EIC的集成。
    5 v2 M* i8 Q5 o4 Q
    4 U4 Y( M6 t" E8 p0 ITH5-Bailly中使用的FOWLP技术实现了PIC到EIC键合的更好可扩展性,允许更高的密度和性能。1 a' f1 ~% R7 v3 m/ [  H0 H
    5 O; |, S( A; ]) g( u" M
    性能和功耗效率
    7 b1 N4 p& x+ F5 f- JTH5-Bailly展示了令人印象深刻的性能和功耗效率:
    ) _9 I. A7 z3 J  H) J+ b0 S. {4 ?4 ~- n" i( F! s3 O8 b; M" m& i

    21fnm5r4zll6409977218.png

    21fnm5r4zll6409977218.png

    6 F1 b6 w  l- o* S8 B图10显示了完全集成的51.2T交换机72个端口的FEC(前向错误纠正)尾部分布,显示了无错误操作。, P* Z: E* `4 b8 b! n) T

    4 Y5 s7 C- ?, i! F图表显示FEC尾部快速衰减,表明所有端口都具有出色的信号完整性和错误纠正能力。+ n0 Z4 o! V$ ]3 k

    # k( _: K  |9 I5 h( ?4 I) k

    qb3tntuhtr36409977318.png

    qb3tntuhtr36409977318.png

    7 h+ {  K9 P' A0 r图11比较了51T交换机盒中CPO和传统可插拔光学的功耗。) ^. |) T$ g  [. @5 A9 O
      P4 \% c3 B" V  I+ r8 r! I5 W
    主要发现:) w! g* h) C: J2 B& q
  • 使用Bailly CPO的光互连比传统可插拔光学消耗少70%的功率
  • 使用Bailly CPO的总交换机盒功耗降低约30%
  • 对于32k GPU集群,CPO可实现超过1MW的功耗节省! Y0 ^9 {; P& O8 ~) w
    , \9 B- v! v& T$ {
    使用CPO的规模化计算
    ) N! `$ H3 W& O) M3 \- R" X0 SCPO技术不仅限于网络应用;对于规模化计算架构,特别是在人工智能和高性能计算领域,也具有巨大潜力。
    - |0 x+ K) Q+ _. [! C9 s: R  n) y- c* r) r6 j) s

    dwhrn31bzjg6409977418.png

    dwhrn31bzjg6409977418.png

    * O! m" e7 i  ~/ ~! z* p3 {图12说明了具有CPO的计算ASIC,在2.5D多芯片封装中每个光学引擎具有6.4Tbps I/O带宽。
    * U/ D2 T2 `; z6 q- N: M
    $ p$ r1 y3 v& g1 {# R$ h1 K# E这种先进的封装方法集成了:7 N6 u; \# d9 ~6 _. P. F
  • 计算ASIC
  • HBM(高带宽内存)
  • SerDes芯片
  • 6.4T光学引擎Chiplet
      ^$ c' R. M* W1 k# i. i
    ( C) Z) Z$ T& |' J. d2 N
    在计算ASIC中使用CPO实现了:
    5 R+ G! X$ z1 ]" ^- @
  • 更高的带宽密度
  • 降低功耗
  • 改善信号完整性
  • 大型AI集群的可扩展性9 B9 W, ?. d. @+ N! A+ P+ G

    ! z8 [; A+ x7 q# u2 @& x7 U
    2 Z6 N6 c5 d( |$ F

    uyxw340g0ov6409977518.png

    uyxw340g0ov6409977518.png

    ' P; M' o2 N( y8 s图13显示了使用CPO的512个GPU全连接单级规模化架构。: ?1 u+ E% S) k+ x

    # U' `$ G5 S4 ]7 n" U这种架构展示了CPO实现大规模扩展领域的潜力:
    3 k: |% w4 Q6 p# t9 [9 p
  • 单行连接中的512个GPU
  • 光链路范围从5m到30m(单层)
  • 64个高基数交换机
  • 每个GPU通过CPO光学连接到所有64个交换机
    9 x1 M) F# A% ~, t1 Y
    # f4 N6 E: V0 B& ?& l
    未来发展和路线图
    * G; T' U, P9 M随着CPO技术不断发展,我们可以期待密度和性能的进一步提高:
    7 V; F: }  \9 C+ r1 s3 |) A6 d2 N
    " z" M  S& n' [3 p2 C

    eap4distaua6409977618.png

    eap4distaua6409977618.png
    3 I8 M" j7 F- ^% P8 o6 v3 m
    图14展示了规模化光学Rooftop密度路线图,显示从2025年到2028年从12.8T到102.4T的发展。
    * Z' b( I- _: i9 P' I+ v- d( O) `
    & c/ E/ K) ?9 B6 ]* \2 \) h路线图显示光互连密度快速增加:
    / C, {$ Y3 E& }
  • 2025年:12.8T
  • 2027年:51.2T
  • 2028年:102.4T(发送+接收)" A& l# w+ X% W& t

    1 \: S! U: ~; A6 o这一进展将在未来几年内实现更强大、更高效的AI和HPC系统。
    8 E! _/ h) v  s) s
    : s4 j# ~. w) \3 X  k, G结论- a& j: `+ M) K* T2 x) a+ r
    光电共封装代表了光学和电子组件集成的重大进展,用于高性能计算和网络应用。通过克服传统电气互连的限制,CPO使更强大、更高效和可扩展的AI和数据中心应用系统的开发成为可能。
    2 M6 P) t7 c$ Q( T5 p
    # V! J7 Q7 Q6 Z* [正如我们在Broadcom从TH4-Humboldt到TH5-Bailly及以后的发展历程中所看到的,CPO技术正在快速发展,以满足现代计算不断增长的需求。先进封装技术(如FOWLP)的集成,以及光学引擎密度和性能的持续提高,为下一代AI和网络架构奠定了基础。3 u' ]: t$ J2 d# ?: U) W
    & x  E; ~& x& a+ O
    CPO的优势,包括降低功耗、改善信号完整性和提高带宽密度,使其成为应对网络和计算系统扩展挑战的关键技术。随着技术的不断成熟,我们可以期待看到更多创新应用和架构,利用集成光电子技术的力量推动高性能计算和AI世界的发展。2 y+ g3 B6 _! e

    $ b/ H  U2 e0 P, j参考文献
    2 g, y& |/ V' s# l6 n$ A% G! K[1] M. Mehta, "An AI Compute ASIC with Optical Attach to Enable Next Generation Scale-Up Architectures," Hot Chips 2024, Aug. 26, 2024.9 D# {+ i0 u+ T0 D: Z- K; P: @+ S" i
    4 `# }' |5 H  {
    - END -6 \/ f$ C+ H+ S( I4 z
    ! n( J* p; y6 p% G+ _, H
    , n# ~$ g: R0 e, ~
    软件申请我们欢迎化合物/硅基光电子芯片的研究人员和工程师申请体验免费版PIC Studio软件。无论是研究还是商业应用,PIC Studio都可提升您的工作效能。5 ~! W  \; w7 F
    点击左下角"阅读原文"马上申请: L6 ^& ?2 l3 [" H$ n% M# V0 j
    . B$ o+ u4 Y  K# i3 m1 K/ [9 J' z8 o
    欢迎转载  X9 {9 O' }5 S/ N( z- u" j

    ' g2 F, E" E1 h* I, r* ^+ W$ s转载请注明出处,请勿修改内容和删除作者信息!4 ]% t0 C! z% a+ T+ ~2 v% }

    0 S& ?! W% j/ m4 q, ~. v0 \8 J( Q& U; A

    & M; g4 v0 f4 W8 r2 d& c

    tl2y5mxgkdz6409977718.gif

    tl2y5mxgkdz6409977718.gif

    5 m. X% n  _$ A6 n- |) w' r" K, y& |, p3 U* |
    关注我们
    0 B3 I3 p" h6 ?9 g4 D
    9 ~, c9 j0 J0 ^. C* J6 J8 x. Y
    4 G9 W# A+ S/ v! w$ {) z

    ji4uymkena16409977818.png

    ji4uymkena16409977818.png

    % V4 n$ E! S# e' {: f; b/ G' W

    - B, z5 w# R5 J1 K1 g/ N) ~. F

    3jpatpf4vcv6409977918.png

    3jpatpf4vcv6409977918.png
    3 O5 r! I) g! H' E* B9 m

    ; ~" e* ]4 E1 w) n

    5t2mrkpsbym6409978018.png

    5t2mrkpsbym6409978018.png

    . G" i- Y0 l# t3 s
                          + H4 p* ]- l' ]* b

    1 L" }& n6 ^7 ?' @

    + Q0 J% T' z$ j) `4 h) ^" x. \5 k6 _% R# U
    关于我们:/ h! c. _& X  J; M7 F3 O
    深圳逍遥科技有限公司(Latitude Design Automation Inc.)是一家专注于半导体芯片设计自动化(EDA)的高科技软件公司。我们自主开发特色工艺芯片设计和仿真软件,提供成熟的设计解决方案如PIC Studio、MEMS Studio和Meta Studio,分别针对光电芯片、微机电系统、超透镜的设计与仿真。我们提供特色工艺的半导体芯片集成电路版图、IP和PDK工程服务,广泛服务于光通讯、光计算、光量子通信和微纳光子器件领域的头部客户。逍遥科技与国内外晶圆代工厂及硅光/MEMS中试线合作,推动特色工艺半导体产业链发展,致力于为客户提供前沿技术与服务。& _6 R) u0 k- U" f6 t2 m' b

    " h4 B" s6 S* Y1 Fhttp://www.latitudeda.com/
      z! w; |8 j' C% R) @(点击上方名片关注我们,发现更多精彩内容)
  • 回复

    使用道具 举报

    发表回复

    您需要登录后才可以回帖 登录 | 立即注册

    本版积分规则


    联系客服 关注微信 下载APP 返回顶部 返回列表