两片DDR3的PCB设计作业---冯凯

FKAI

DDR模块布局时采用点对点布局模式，尽量靠近BGA摆放。两片DDR布局时按照T点结构布局，走线从中间向两端发散，保证到DDR的线长度一致。当两个器件中间无排阻是，摆放间距在600-800mil，有排阻时间距在800-1000mil，滤波电容靠近IC管脚摆放，走线阻抗控制在50om，数据线每11根尽量走在同一层D0-D7,LDQM和一对差分线等。信号线之间满足3W规则，数据线和时钟线、地址线之间满足20mil以上，空间足够情况下，用地线隔离开，加过地孔。高低8位数据线保持等长，误差在50mil，控制线，时钟线和地址线误差在100mil，差分线绕等长时先使差分对内误差保证在5mil内，在进行数据线等长操作。如果原理图有特殊标注，走线应满足要求。走线后在走线中间空余处打上过地孔减少干扰。