王靓--DDR3_FLYBY模块PCB设计作业

一路高歌

布局：

1、4片DDR横向均匀摆放，距离MCU有500~800mil，方便菊花链式走线；


布线：
1、规则约束中定义好每组信号线，8组数据线，1组地址、控制线；
2、规则约束中定义好差分对；
3、走线时每组数据线要尽量同层；
4、每组数据线间进行不同层交叉走线；
5、规则约束中定义***线、地址线、控制线、差分对的等长规则；

cesc

整板铺铜的时候，这个蛇形线里面的给它挖掉

cesc

这个距离有点远  以后放近一些

cesc

vref布线不要出现锐角

cesc

其它没啥问题

一路高歌

cesc 发表于 2024-10-31 10:10
其它没啥问题

老师，已按修改意见进行修改了。