高速运放在电路板测试中为何会产生振荡？

电子设计联盟

qopaujsur4r640115517222.gif

点击上方蓝色字体，关注我们
来源于小伙伴提问。

  e" _* g  T4 M! j" D6 I

ir5vezrizbo640115517323.png

3akerz5ndyn640115517423.jpg

% B7 T" U- u/ L9 [0 }

spffaewpt0q640115517523.jpg

以下是我的一些看法。
0 D5 [9 k# V, L  S9 g; T
高速运放电路对电路板设计要求极高，在面包板上测试确实难以获得理想效果。

3 N3 q  k, @7 Q% H( V& G0 S# g对于传输1MHz以上信号的电路，建议使用pcb设计并进行仿真，以确保信号的完整性和电路的稳定性。
, d) Y( m) d% K5 |( f( Z
3 w% U" g& K6 V! s$ Y& u' R0 _

bmjvweewakv640115517624.png

1
" {0 h/ U) T! T! r. d; N. t寄生电容和电感
面包板会引入较大的寄生电容（通常几皮法范围）以及寄生电感，高速运放（如AD8067）对这些寄生参数非常敏感，特别是在1MHz以上的信号情况下。
% |. q, ~% e# t0 i" q5 T7 u0 J5 l
这些寄生效应会影响信号的相位，使得反馈网络不稳定，从而导致振荡。

" L0 g% k# T9 U8 D  M+ r/ ?/ S即便是洞洞板，虽然比面包板稍好，但也无法完全消除这些寄生效应。
2
1 M4 w9 ^% O- a/ z% h( d布线布局
高速运放电路对布线布局要求很高，任何走线长度、走线方式、地平面设计都会影响稳定性。
( ?+ w# L% R; [8 C4 w* A* @: e' e
2 N% l8 Q) {! }' m: Y在面包板和洞洞板上，走线无序、长短不一，这些因素都可能使运放自激振荡。
( V5 d$ Y; z. {- G
而在PCB上可以专门设计短而粗的走线和低阻抗的接地来减少这种影响。
( l( t: Q; `& G1 ?3 @3
电源去耦
0 Y$ r8 a! D& W4 A虽然你在电源端加了0.1μF和10μF的去耦电容，但在面包板和洞洞板上，电容可能距离芯片较远，无法有效去除高频干扰。
2 R* u" n. F9 ^0 F; i+ @3 C4 q
在高速运放应用中，去耦电容需要尽量靠近运放电源引脚，以确保稳定的电源供电，否则会引起不必要的振荡。
# e* q! _! Z) E6 q4 @; E4
反馈网络设计
  |6 N2 q5 S. H* B2 d! |* j你的反馈电阻为1kΩ/30Ω（增益约为10），在高速运放中，较大的反馈电阻可能会和寄生电容共同作用形成相移网络，导致不稳定。

可以尝试减小反馈电阻值，同时适当调整增益，以找到更稳定的工作点。
# q6 w" @6 E6 @7 O3 [; Z' B5
  C9 r( Q5 o) l+ Q6 q信号干扰
你的输入信号（1MHz方波）在这种环境下很容易受到输出信号的耦合干扰，尤其是在面包板上没有明确的地平面设计。

这种干扰会引起反馈信号的失真，加剧振荡问题。

* u* X8 X8 v, n! _; |) X3 G  d  W1 F+ r8 e建议如下：
' \* {& v+ D0 Y+ U

PCB设计：对于高速运放电路，最佳的解决方案是设计专门的PCB，确保布线短小、去耦电容紧邻芯片，合理设计地平面，减少寄生效应。

使用贴片电容：如果你尝试在洞洞板上焊接，可以使用贴片电容直接焊在运放的电源引脚旁边，尽量减少去耦电容的引线长度，以提高高频去耦效果。

降低频率或改用更低速的运放：如果PCB设计不现实，可以考虑降低工作频率或选择GBW较低的运放，尽量避免高速信号在非理想布局下的寄生效应影响。

屏蔽外界干扰：尽量减少输入信号与输出信号的干扰，比如使用屏蔽电缆或隔离输入输出走线。
$ |) [3 {1 |. G

illndoyt5jb640115517724.jpg

4iry2zuj2mo640115517824.gif

, l7 [" ?) h+ g' B. r' h点击阅读原文，更精彩~