高速运放在电路板测试中为何会产生振荡？

电子设计联盟

qopaujsur4r640115517222.gif

点击上方蓝色字体，关注我们
3 E( m. @6 D/ A9 P. i7 A来源于小伙伴提问。
7 x$ F5 ^* o9 ]8 h) r3 u0 M) r# e
$ h9 r  L- H0 M# x

ir5vezrizbo640115517323.png

$ u5 D$ A" T; b8 v# x
$ Z. E! A5 z& g5 l  `+ s% O" t

3akerz5ndyn640115517423.jpg

/ C% E# ~5 M( G( }/ ~0 y+ f9 O9 c

spffaewpt0q640115517523.jpg

" e! r; t2 M+ [+ A; p
$ r$ O# w# l9 {% I6 S, d以下是我的一些看法。

高速运放电路对电路板设计要求极高，在面包板上测试确实难以获得理想效果。

对于传输1MHz以上信号的电路，建议使用pcb设计并进行仿真，以确保信号的完整性和电路的稳定性。
+ s* t$ S+ k7 ~* V# U0 C* ]
6 S4 _- ^* u8 q0 A) {) q. y

bmjvweewakv640115517624.png

4 @& K% B# j1 c' D, }0 W
: U. e9 u; J& w, L7 w1
寄生电容和电感
面包板会引入较大的寄生电容（通常几皮法范围）以及寄生电感，高速运放（如AD8067）对这些寄生参数非常敏感，特别是在1MHz以上的信号情况下。

这些寄生效应会影响信号的相位，使得反馈网络不稳定，从而导致振荡。
' p: q: @6 ]. H
即便是洞洞板，虽然比面包板稍好，但也无法完全消除这些寄生效应。
2
布线布局
$ [/ |0 _) D& G  ~高速运放电路对布线布局要求很高，任何走线长度、走线方式、地平面设计都会影响稳定性。

+ P$ F, N8 d9 i* n在面包板和洞洞板上，走线无序、长短不一，这些因素都可能使运放自激振荡。

而在PCB上可以专门设计短而粗的走线和低阻抗的接地来减少这种影响。
1 w" d$ f9 C, U) h2 Q3
! g! {) U: |# B: g6 |0 n5 \  @电源去耦
" O/ X, ~, g+ V$ d% c  S2 s虽然你在电源端加了0.1μF和10μF的去耦电容，但在面包板和洞洞板上，电容可能距离芯片较远，无法有效去除高频干扰。
+ p2 E; r2 L/ v+ }0 U
$ O$ K8 U# }7 z7 J0 Q' V2 D在高速运放应用中，去耦电容需要尽量靠近运放电源引脚，以确保稳定的电源供电，否则会引起不必要的振荡。
4
$ P' c' Q% g. {  t1 z反馈网络设计
你的反馈电阻为1kΩ/30Ω（增益约为10），在高速运放中，较大的反馈电阻可能会和寄生电容共同作用形成相移网络，导致不稳定。

, e% @. [! r. ?# V$ S3 q2 R  y9 W可以尝试减小反馈电阻值，同时适当调整增益，以找到更稳定的工作点。
# r8 w, I' N* Q1 M5
信号干扰
& e& Y% |1 k1 G8 e$ p" p6 X1 u. \你的输入信号（1MHz方波）在这种环境下很容易受到输出信号的耦合干扰，尤其是在面包板上没有明确的地平面设计。
1 |  ]* N1 n4 R9 g* Q) N) D
这种干扰会引起反馈信号的失真，加剧振荡问题。

' i+ d0 u$ x* H建议如下：
- A7 D7 p! m( T" N& j

PCB设计：对于高速运放电路，最佳的解决方案是设计专门的PCB，确保布线短小、去耦电容紧邻芯片，合理设计地平面，减少寄生效应。

使用贴片电容：如果你尝试在洞洞板上焊接，可以使用贴片电容直接焊在运放的电源引脚旁边，尽量减少去耦电容的引线长度，以提高高频去耦效果。

降低频率或改用更低速的运放：如果PCB设计不现实，可以考虑降低工作频率或选择GBW较低的运放，尽量避免高速信号在非理想布局下的寄生效应影响。

屏蔽外界干扰：尽量减少输入信号与输出信号的干扰，比如使用屏蔽电缆或隔离输入输出走线。
9 t( k  B0 e3 U& h: ~
8 j5 M0 M$ ]# q/ ^& C' }5 ^  B

illndoyt5jb640115517724.jpg

% m2 s1 Z3 d9 b% c4 Q4 R

4iry2zuj2mo640115517824.gif

7 x* `* ^0 c2 `4 e点击阅读原文，更精彩~