电子产业一站式赋能平台

PCB联盟网

搜索
查看: 8|回复: 0
收起左侧

[作业已审核] 张锐杰-USB2.0模块

[复制链接]

13

主题

36

帖子

315

积分

一级会员

Rank: 1

积分
315
发表于 5 天前 | 显示全部楼层 |阅读模式
[size=15.8**t]USB[size=15.8**t]接口靠近板边放置,并伸出板边一定位置,方便[size=15.8**t]  [size=15.8**t]插拔;[size=15.8**t]串接阻容、[size=15.8**t]ESD[size=15.8**t]器件靠近[size=15.8**t]USB[size=15.8**t]接口,注意[size=15.8**t]ESD[size=15.8**t]和[size=15.8**t]USB  [size=15.8**t]的距离,留有[size=15.8**t]1.5mm[size=15.8**t]的间距,考虑后焊的情况。[size=15.8**t]在布局时,尽量使差分线路最短,以缩短差分线距离。[size=15.8**t]USB[size=15.8**t]要走差分,阻抗控制为[size=15.8**t]90[size=15.8**t]欧姆,并包地处理,总长[size=15.8**t] [size=15.8**t]度最好不要超过[size=15.8**t]1800mil.  USB[size=15.8**t]差分走线在走线的时候,尽可以有的减少换层过孔,[size=15.8**t] [size=15.8**t]过孔会造成线路阻抗的不连续,在每次打孔换层的地方[size=15.8**t] [size=15.8**t]加一对回流地过孔,用于信号回流换层。[size=15.8**t]若[size=15.8**t]USB[size=15.8**t]两边定位柱接的是保护地,分割的时候保证与[size=15.8**t]  GND[size=15.8**t]的距离是[size=15.8**t]2MM[size=15.8**t],并在保护地区域多打孔,保证充分[size=15.8**t]  [size=15.8**t]连接。[size=15.8**t]由于管脚分布、过孔、以及走线空间等因素存在使得差[size=15.8**t]  [size=15.8**t]分线长易不匹配,布线长一旦不匹配,时序会发生偏差,[size=15.8**t] [size=15.8**t]还会引起共模干扰,降低信号质量。所以,相应的要对[size=15.8**t] [size=15.8**t]差分对不匹配的情况作出补偿,使其线长匹配,长度差[size=15.8**t] [size=15.8**t]通常控制在[size=15.8**t]5mil[size=15.8**t]以内,补偿原则是哪里出现长度差补偿哪里
回复

使用道具 举报

发表回复

高级模式
B Color Image Link Quote Code Smilies |上传

本版积分规则


联系客服 关注微信 下载APP 返回顶部 返回列表