电子产业一站式赋能平台

PCB联盟网

搜索
查看: 68|回复: 6
收起左侧

[作业已审核] 王杨——_常用存储器设计两片DDR(T点)的PCB作业

[复制链接]

23

主题

63

帖子

618

积分

二级会员

Rank: 2

积分
618
发表于 2024-12-6 09:35:17 | 显示全部楼层 |阅读模式
DDR布线要求:①特性阻抗:单端50欧,差分100欧②数据线每组尽量走在同一层(D0~D7,LDM,LDQS),(D8~D15,UDM,UDQS )*信号线的间距满足3W原则,数据线、地址(控制)线、时钟线之间的距离保持20mil以上或至少3W④空间允许的情况下,应该在它们走线之间加一根地线进行隔离。地线宽度推荐为15-30mil*VREF电源走线先经过电容再进入管脚,Vref电源走线线宽推荐不小于20mil,与同层其他信号线间距最好20mil以上。⑥所有信号线都不得跨分割,且有完整的参考平面,换层时,如果改变了参考层,要注意考虑增加回流地过孔或退藕电容。⑦两片以上的DDR布线拓扑结构优选远端分支,T点的过孔打在两片DDR中间;*菊花链需得到仿真验证或芯片layout Guide要求。*所有DDR信号距离相应参考平面边沿至少30-40mil。任何非DDR部分的信号不得以DDR电源为参考。
作业:https://www.pcbbar.com/forum.php?mod=attachment&aid=MTkyNzIzfDIzYzYwMWZmMTdmNzNkNmFiYTcxYTRiNTQ1NmRjMWUyfDE3MzYzOTIwNTk%3D&request=yes&_f=.brd

回复

使用道具 举报

发表于 2024-12-6 14:04:43 | 显示全部楼层
漏连接以及间距报错
截图202412061403555866.png
截图202412061404151139.png
截图202412061404297288.png
回复 支持 反对

使用道具 举报

发表于 2024-12-6 14:09:18 | 显示全部楼层
间距不一样以及过孔出线方式
截图202412061408494609.png
回复 支持 反对

使用道具 举报

发表于 2024-12-6 14:11:25 | 显示全部楼层
表层差分不能这样走线
截图202412061411134466.png
回复 支持 反对

使用道具 举报

发表于 2024-12-6 14:12:08 | 显示全部楼层
修平整
截图202412061411561373.png
回复 支持 反对

使用道具 举报

发表于 2024-12-6 14:15:22 | 显示全部楼层
BGA电源管脚走线和焊盘一样宽
截图202412061414503292.png
回复 支持 反对

使用道具 举报

发表于 2024-12-6 14:18:24 | 显示全部楼层
铜皮更新一下
截图202412061418098345.png
回复 支持 反对

使用道具 举报

发表回复

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则


联系客服 关注微信 下载APP 返回顶部 返回列表