|
DDR布线要求:①特性阻抗:单端50欧,差分100欧②数据线每组尽量走在同一层(D0~D7,LDM,LDQS),(D8~D15,UDM,UDQS )*信号线的间距满足3W原则,数据线、地址(控制)线、时钟线之间的距离保持20mil以上或至少3W④空间允许的情况下,应该在它们走线之间加一根地线进行隔离。地线宽度推荐为15-30mil*VREF电源走线先经过电容再进入管脚,Vref电源走线线宽推荐不小于20mil,与同层其他信号线间距最好20mil以上。⑥所有信号线都不得跨分割,且有完整的参考平面,换层时,如果改变了参考层,要注意考虑增加回流地过孔或退藕电容。⑦两片以上的DDR布线拓扑结构优选远端分支,T点的过孔打在两片DDR中间;*菊花链需得到仿真验证或芯片layout Guide要求。*所有DDR信号距离相应参考平面边沿至少30-40mil。任何非DDR部分的信号不得以DDR电源为参考。
作业:https://www.pcbbar.com/forum.php?mod=attachment&aid=MTkyNzIzfDIzYzYwMWZmMTdmNzNkNmFiYTcxYTRiNTQ1NmRjMWUyfDE3MzYzOTIwNTk%3D&request=yes&_f=.brd
|
|