程海有存储器两片DDR(T点)模块PCB设计作业

一1 · 发表于 3 天前

DDRx2时，相对于CPU中所接信号管脚中心对称，注意地址线的线空间和串接电阻的放置位置。2片DDR相对于CPU对称式布局。滤波电容靠近IC管脚进行摆放。DDR相对距离：1.当中间无排阻时：600-800mil；2.当中间有排阻时：800-1000mil。特性阻抗:单端50欧,差分100欧。数据线每10根尽量走在同一层(D0~D7,LDM,LDQS),(D8~D15,UDM,UDQS )。信号线的间距满足3W原则，数据线、地址（控制）线、时钟线之间的距离保持20mil以上或至少3W。空间允许的情况下,应该在它们走线之间加一根地线进行隔离。地线宽度推荐为15-30mil。VREF电源走线先经过电容再进入管脚，Vref电源走线线宽推荐不小于20mil，与同层其他信号线间距最好20mil以上。所有信号线都不得跨分割，且有完整的参考平面，换层时，如果改变了参考层，要注意考虑增加回流地过孔或退藕电容。两片以上的DDR布线拓扑结构优选远端分支，T点的过孔打在两片DDR中间。所有DDR信号距离相应参考平面边沿至少30-40mil。任何非DDR部分的信号不得以DDR电源为参考。等长规则：1.数据线以DQS为基准等长；2.DQS、时钟差分对内误差范围控制在+/-5mil。