Broadcom的3.5D XDSiP技术在人工智能计算领域的创新与发展

逍遥设计自动化

引言
在人工智能(AI)计算领域，传统制程缩放正面临局限性，同时业界对现代AI硅基封装(SiP)中逻辑、存储和模拟线路的高度集成需求持续增长。针对这些挑战，Broadcom开发了3.5D eXtreme Dimension SiP (XDSiP?)平台。通过Face2Face (F2F)技术将2.5D技术与3D-IC集成相结合，为下一代定制加速器(XPUs)和计算ASIC的开发提供了新的解决方案[1]。

0cqmiqp35dj6401579432.png

; W* x1 x  F3 P& `) z4 A0 {  t

iufq0udrg0p6401579532.jpg

4 C" }* j$ q/ q8 K( B. H6 Z+ D7 v+ J

l54vtjwqdzg6401579632.jpg

图1：Broadcom的3.5D XDSiP平台技术，在推动AI基础设施发展中的作用，具备开放性、可扩展性和高效能的特点。
! E" L2 s3 j" u0 q3 f4 n+ R' n
历史进程与复杂度增长
AI加速器的发展历程跨越十多年，每一代技术都带来新的能力和挑战。从2014年的初期发展到2026年以后的预期进展，这一领域经历了持续的技术升级。
! g+ X2 o% g  ~+ N7 j

rn3pn5rchth6401579732.png

$ c& A) R6 _( u+ F# W. a& W" b8 c* b( `图2：Broadcom从2014年到2026年及以后的多代定制AI加速器发展历程
) `9 d5 \; L5 h
- V0 |5 j, c3 y" Y消费级AI XPU的复杂度呈指数级增长，这种增长由多个相互关联的因素推动，包括计算性能、网络带宽、存储带宽、供电能力、散热完整性和机械可靠性等。
+ k* N! M  l% K/ t2 u

tt1hfocmeha6401579833.png

图3：2014年至2028年消费级AI XPU复杂度的增长趋势，气泡大小代表XPU设计日益增加的复杂程度。
& z1 I4 n9 j# U* g; Q, x. h
技术挑战与解决方案
半导体行业面临传统制程缩放放缓的重大挑战。尽管性能和功耗缩放继续推进，但逻辑和SRAM缩放已显示出局限性。
- ^- D! T( j9 A/ n' S

3veesndrn526401579933.png

图4：不同世代之间逻辑缩放、SRAM/IO缩放、性能和功耗之间的关系，说明了制程技术发展趋势中的挑战。
' g  o2 ]4 F5 t" i4 i6 X- w8 N  {6 u
3.5D XDSiP架构通过创新方法解决了这些挑战，结合了2.5D和3D集成技术的优势，在性能、功耗效率和形态系数方面实现了显著提升。

jt4gvy1b5zo6401580033.png

图5：从2.5D XPU ASIC到3.5D XPU ASIC的转变，突出了在内容密度、封装尺寸、成本和性能方面的改进。

- P0 B& V6 _* N: u; MFace-to-Face技术实现
3.5D XDSiP中的Face-to-Face (F2F)技术较传统的Face-to-Back方法实现了重大突破，在信号密度、性能和设计灵活性方面带来了实质性提升。

kgzhmlw2kx06401580133.png

& T+ q2 w; Q) j& c图6：对比了Face-to-Back和Face-to-Face 3.5D技术，展示了结构差异和性能优势。

F2F方法相比传统方法实现了多项关键改进：堆叠裸片之间的信号密度提高了7倍，通过更短的布线路径和更低的寄生负载提升了信号性能，在顶部和底部裸片之间的ASIC功能分配方面提供了更大的灵活性。

; J4 y# w5 {5 D3 |/ G2 c9 ?现有应用和未来发展
Broadcom已开发了多种3.5D XDSiP技术实现方案，以满足不同的计算需求和应用场景。
! h+ I( d: k$ b/ D1 g# s

ja4mxk3db2c6401580234.png

! q6 O- v) N' L7 p  k' q图7：不同的3.5D XDSiP定制XPU开发实现，每种实现都具有独特的规格和性能。

5 \7 ~) X  A" n6 C这些实现方案包括具有不同数量3D堆叠、I/O chiplet和存储解决方案的配置。第一种实现采用双3D堆叠，配备十二个HBM3模块，采用100x100封装，其他版本则根据特定性能需求采用不同的堆叠、chiplet和存储技术组合。

4grpexwqtuw6401580334.png

% J. n$ Z4 T* E9 O3 h图8：Broadcom 3.5D XDSiP技术的主要成就，包括行业创新、缩放能力和开发时间表。
4 X8 m! n( O6 }' J
; p( `, `- R# K. x% [; P  O技术优势和市场影响
3.5D XDSiP技术在多个性能指标上实现了显著提升。在互连密度方面，信号密度较此前方案提高了7倍。通过使用3D HCB技术替代平面裸片间PHY，裸片间接口的功耗降低了10倍。该平台还显著降低了3D堆叠中计算、存储和I/O组件之间的延迟。

9 x6 U5 w8 k! E这项技术实现的紧凑型封装带来了更小的interposer和封装尺寸，降低了成本并改善了封装翘曲控制。更为显著的是，该技术突破了以往的缩放限制，能在单个封装中集成超过6000平方毫米的硅面积和12个HBM。
, D; w8 J+ f3 j% b. k2 `
/ l1 _+ ~6 i- n. X展望未来
随着AI计算的持续发展，对更强大、更高效解决方案的需求将继续增加。Broadcom的3.5D XDSiP技术计划于2026年初投入生产，在应对这些挑战方面迈出了重要一步。该平台通过结合先进封装技术和创新设计方法，为未来AI计算解决方案奠定了基础。这项技术的影响不仅限于当前应用，还为AI加速和计算架构的未来创新确立了新标准。3.5D XDSiP平台代表了AI计算架构演进的重要里程碑，将推动新能力和应用的发展。

1 K; d4 S8 e  m: g# a0 [# Y7 G参考文献
9 _* S7 k, K7 n/ K# k[1] Broadcom Inc., "3.5D XDSiP Platform Technology - ASIC Products Division," Broadcom Technical Documentation, Dec. 5, 2024.

+ w% n9 W9 P( N+ H( K6 @END
& |* h4 u3 W" J2 p2 K
; b/ f# I) N  a8 w9 [
( T7 O" K. p  h5 o% a) d% g2 P软件申请我们欢迎化合物/硅基光电子芯片的研究人员和工程师申请体验免费版PIC Studio软件。无论是研究还是商业应用，PIC Studio都可提升您的工作效能。
4 q  E; ~+ H0 ]4 c* B点击左下角"阅读原文"马上申请
& c/ O/ C8 {- `9 F! e& n& i
, n' |; Z, K/ D- o1 u欢迎转载

/ S1 }% P: f& T( ?8 h转载请注明出处，请勿修改内容和删除作者信息！
- w  v9 \! e/ c2 m7 F% {7 H

( I* q( d  W2 I) d3 l- y. M- k* o! W

fzi31mz0cxa6401580434.gif

关注我们
7 l# t/ F8 X" `) l/ t

) ]7 h. Q4 x$ b4 \# c4 n- K. y 5p0qrun53sn6401580534.png   F) h9 @9 S7 d, F, U" h" d( q# E

djkeh2kggpy6401580634.png 3 M6 M6 }( e3 Q) E6 M+ ]4 A

e0iincdnb5y6401580734.png : P6 C& w% `2 ^( [3 N8 ^. `' v

                     

& b7 H- i0 o( Y+ s$ w7 ^2 D
; j3 x5 t! `1 k# a- g* G$ D
* Z: P, D; \; @5 `( O$ U关于我们：
% `  U2 I$ R* C" ]0 ?6 j1 Y深圳逍遥科技有限公司（Latitude Design Automation Inc.）是一家专注于半导体芯片设计自动化（EDA）的高科技软件公司。我们自主开发特色工艺芯片设计和仿真软件，提供成熟的设计解决方案如PIC Studio、MEMS Studio和Meta Studio，分别针对光电芯片、微机电系统、超透镜的设计与仿真。我们提供特色工艺的半导体芯片集成电路版图、IP和PDK工程服务，广泛服务于光通讯、光计算、光量子通信和微纳光子器件领域的头部客户。逍遥科技与国内外晶圆代工厂及硅光/MEMS中试线合作，推动特色工艺半导体产业链发展，致力于为客户提供前沿技术与服务。

http://www.latitudeda.com/
（点击上方名片关注我们，发现更多精彩内容）