Broadcom的3.5D XDSiP技术在人工智能计算领域的创新与发展

逍遥设计自动化

引言
在人工智能(AI)计算领域，传统制程缩放正面临局限性，同时业界对现代AI硅基封装(SiP)中逻辑、存储和模拟线路的高度集成需求持续增长。针对这些挑战，Broadcom开发了3.5D eXtreme Dimension SiP (XDSiP?)平台。通过Face2Face (F2F)技术将2.5D技术与3D-IC集成相结合，为下一代定制加速器(XPUs)和计算ASIC的开发提供了新的解决方案[1]。
& \' ~; n( }* [" c9 P3 s

0cqmiqp35dj6401579432.png

* r. r* e% {; L
1 `2 X+ o- R( d0 l

iufq0udrg0p6401579532.jpg

6 b( o& N& V6 ]

l54vtjwqdzg6401579632.jpg

( z7 ^. T, L6 Z# }) F# i, d8 C6 n图1：Broadcom的3.5D XDSiP平台技术，在推动AI基础设施发展中的作用，具备开放性、可扩展性和高效能的特点。

历史进程与复杂度增长
1 W" X$ i! h: x- D$ ?& R+ p5 FAI加速器的发展历程跨越十多年，每一代技术都带来新的能力和挑战。从2014年的初期发展到2026年以后的预期进展，这一领域经历了持续的技术升级。
* x( I- t' K/ F" [& y3 ?

rn3pn5rchth6401579732.png

, C! c& P; j+ m% e/ b图2：Broadcom从2014年到2026年及以后的多代定制AI加速器发展历程

4 R& t9 J& R1 o0 |消费级AI XPU的复杂度呈指数级增长，这种增长由多个相互关联的因素推动，包括计算性能、网络带宽、存储带宽、供电能力、散热完整性和机械可靠性等。
/ J- W" X! d; P. Z

tt1hfocmeha6401579833.png

9 j; r, s# n& x3 L: B" T( d图3：2014年至2028年消费级AI XPU复杂度的增长趋势，气泡大小代表XPU设计日益增加的复杂程度。

技术挑战与解决方案
半导体行业面临传统制程缩放放缓的重大挑战。尽管性能和功耗缩放继续推进，但逻辑和SRAM缩放已显示出局限性。

3veesndrn526401579933.png

$ k8 O5 M, W* u! S7 g3 {0 p/ B图4：不同世代之间逻辑缩放、SRAM/IO缩放、性能和功耗之间的关系，说明了制程技术发展趋势中的挑战。

( }0 _# Y4 `8 ?3.5D XDSiP架构通过创新方法解决了这些挑战，结合了2.5D和3D集成技术的优势，在性能、功耗效率和形态系数方面实现了显著提升。
. M6 [' w3 R! A  N' [

jt4gvy1b5zo6401580033.png

8 H3 V0 ^, u6 s5 z  q  ]& {图5：从2.5D XPU ASIC到3.5D XPU ASIC的转变，突出了在内容密度、封装尺寸、成本和性能方面的改进。
" g* t8 ]/ \4 U# @* [
7 L' J( l9 ]! y- Y4 aFace-to-Face技术实现
3.5D XDSiP中的Face-to-Face (F2F)技术较传统的Face-to-Back方法实现了重大突破，在信号密度、性能和设计灵活性方面带来了实质性提升。
+ G  L9 [" s8 }$ Q3 i0 t/ }

kgzhmlw2kx06401580133.png

8 e7 S0 u1 A0 x+ y/ N/ }+ P' l3 a/ X图6：对比了Face-to-Back和Face-to-Face 3.5D技术，展示了结构差异和性能优势。
1 ~( ~+ d8 P1 X
7 m, I7 z9 Z; d/ O' N" `/ f  q# vF2F方法相比传统方法实现了多项关键改进：堆叠裸片之间的信号密度提高了7倍，通过更短的布线路径和更低的寄生负载提升了信号性能，在顶部和底部裸片之间的ASIC功能分配方面提供了更大的灵活性。

现有应用和未来发展
% s# |8 J: W; j- @5 XBroadcom已开发了多种3.5D XDSiP技术实现方案，以满足不同的计算需求和应用场景。
6 F! {% E. t5 {& }! `, O% q

ja4mxk3db2c6401580234.png

图7：不同的3.5D XDSiP定制XPU开发实现，每种实现都具有独特的规格和性能。

/ B5 S/ m5 [+ k* j4 j这些实现方案包括具有不同数量3D堆叠、I/O chiplet和存储解决方案的配置。第一种实现采用双3D堆叠，配备十二个HBM3模块，采用100x100封装，其他版本则根据特定性能需求采用不同的堆叠、chiplet和存储技术组合。
& ?" \. b: F' Q% I* k" s

4grpexwqtuw6401580334.png

( G6 g3 B5 w( i8 f. c! d/ r图8：Broadcom 3.5D XDSiP技术的主要成就，包括行业创新、缩放能力和开发时间表。

技术优势和市场影响
3.5D XDSiP技术在多个性能指标上实现了显著提升。在互连密度方面，信号密度较此前方案提高了7倍。通过使用3D HCB技术替代平面裸片间PHY，裸片间接口的功耗降低了10倍。该平台还显著降低了3D堆叠中计算、存储和I/O组件之间的延迟。

9 |& i, ?( c4 O: K. h5 S这项技术实现的紧凑型封装带来了更小的interposer和封装尺寸，降低了成本并改善了封装翘曲控制。更为显著的是，该技术突破了以往的缩放限制，能在单个封装中集成超过6000平方毫米的硅面积和12个HBM。
1 d% J8 e/ w9 g7 z
展望未来
# I3 L" _4 S% d2 v- @# U随着AI计算的持续发展，对更强大、更高效解决方案的需求将继续增加。Broadcom的3.5D XDSiP技术计划于2026年初投入生产，在应对这些挑战方面迈出了重要一步。该平台通过结合先进封装技术和创新设计方法，为未来AI计算解决方案奠定了基础。这项技术的影响不仅限于当前应用，还为AI加速和计算架构的未来创新确立了新标准。3.5D XDSiP平台代表了AI计算架构演进的重要里程碑，将推动新能力和应用的发展。
3 v, |; e' g) p; R, Q% d( ~2 T  e
参考文献
[1] Broadcom Inc., "3.5D XDSiP Platform Technology - ASIC Products Division," Broadcom Technical Documentation, Dec. 5, 2024.

END
  e  I) h8 Z, l, }; a- ]* `: ^  C) t

软件申请我们欢迎化合物/硅基光电子芯片的研究人员和工程师申请体验免费版PIC Studio软件。无论是研究还是商业应用，PIC Studio都可提升您的工作效能。
点击左下角"阅读原文"马上申请
/ h: d" h3 ~' f. M! Y5 _
, f) [& I. |' s% e( N$ m4 j欢迎转载

转载请注明出处，请勿修改内容和删除作者信息！

6 l% S. n1 i7 o6 s) G# _
$ H% u0 ]" i6 b- y* z: D3 v

fzi31mz0cxa6401580434.gif

8 ]1 a2 V1 r& o' E+ A关注我们

7 a/ q! f$ l; \2 r  `  G! @

' u# U% c- ?5 q( u; f 5p0qrun53sn6401580534.png ) n  f) F( j# `, H+ A) R

& Q. \2 ]! _8 C1 R$ H! c7 v djkeh2kggpy6401580634.png 3 n) F6 J9 E- z; _3 G4 v1 u6 r6 i

* ]1 d9 _1 q/ H) n( r% V e0iincdnb5y6401580734.png

                     
$ @3 g* ^* m5 }! P; c; B
* `" a- x' r7 n; l
" d/ a2 K* v4 r: r
4 }5 z# f  C5 e+ i, c6 Q7 E1 A9 ^关于我们：
0 [4 ~3 L( `7 `深圳逍遥科技有限公司（Latitude Design Automation Inc.）是一家专注于半导体芯片设计自动化（EDA）的高科技软件公司。我们自主开发特色工艺芯片设计和仿真软件，提供成熟的设计解决方案如PIC Studio、MEMS Studio和Meta Studio，分别针对光电芯片、微机电系统、超透镜的设计与仿真。我们提供特色工艺的半导体芯片集成电路版图、IP和PDK工程服务，广泛服务于光通讯、光计算、光量子通信和微纳光子器件领域的头部客户。逍遥科技与国内外晶圆代工厂及硅光/MEMS中试线合作，推动特色工艺半导体产业链发展，致力于为客户提供前沿技术与服务。

http://www.latitudeda.com/
4 ~: `3 t4 s4 _) h/ ^+ j1 N: r; B（点击上方名片关注我们，发现更多精彩内容）