IEDM2024 | EDA支持可扩展的分离式系统

逍遥设计自动化

引言
  Y5 O$ P& R( H- Q2 I# v6 Q在半导体设计的快速发展中，电子设计自动化(EDA)在开发现代可扩展分离式系统中发挥着核心作用。本文探讨3DIC和系统技术协同优化(STCO)的挑战、方法和解决方案[1]。
; M3 s$ H5 K  O# C

wqcew2cl1bw64046307736.png

8 z6 \/ n/ E8 [+ o3 Z7 v1
EDA和系统架构的演进
5 h5 o( H' u/ U0 |  `& ]0 W9 |# C半导体行业已经从传统的专用集成电路(ASIC)设计方法发展到更复杂的分离式系统。从图1可以看出，自1970年之前的手绘示意图到现在的设计技术协同优化(DTCO)，ASIC布局布线(P&R)经历了显著的发展历程。这种演进显示了EDA工具如何适应日益复杂的设计要求。
* n( R7 f% @, G

gunlacj0du564046307836.png

图1：从1970年之前到2015年以后ASIC设计工具和方法的演进，突显了从手动设计到自动化流程的进展。
2 @- X2 Y% A0 w0 a' k  @7 f
2 G( E; R, {" w/ y( y# W系统架构已经发展到能够适应新的市场需求和技术能力。图2展示了STCO层次结构，说明了从工艺技术到应用工作负载等不同系统层级之间的复杂关系。

zm0jhw4c1tc64046307937.png

1 X, H; X! ]3 ^7 ^3 J& j" M# G图2：系统协同优化层次结构及其对性能、功耗、面积和成本(PPAC)的影响。

) f7 K0 d7 b$ h3 k1 N" o: n2 @2
% e3 ?/ H2 ^4 C2 |分离式架构及挑战
; ?' G2 m+ S% V5 N分离式架构代表了系统设计的根本转变。这不仅仅是芯片分区方式的改变，而是影响到硅工程的每个学科。主要挑战包括：
: d+ H3 P. p- d/ j/ V主带互连Fabric架构
! d# X; U6 i& o  g, m侧带Fabric架构(DFX、PM、时钟)
) k3 ~/ C) D  }9 \4 l  y5 n/ t! R& wSoC拓扑和产品配置
) I; W8 g# f- Y$ f) l% @# w6 u1 d: ?集成平面图、供电和热量考虑
测试、验证和制造要求
[/ol]
- @5 |! F$ }# ~7 M

4sq1hvbw2yw64046308037.png

图3：分离式架构的概念和各种实现考虑因素，包括比喻性的披萨切割风格。

# b4 [/ M, z$ T  K/ X3
$ p2 V: Q' A4 p; E& f0 C8 i+ S. Z三维互连类型和实现
8 v# }: }! A: S1 p! y7 B5 s现代三维系统采用各种互连技术：
" D* I/ W' @1 S4 q" K封装侧凸点
微凸点
硅通孔(TSV)、介质通孔(TDV)和模塑通孔(TMV)
/ R! E8 [6 E4 U顶部金属电源网格
顶部金属信号布线
[/ol]
- G! l* n% R2 V6 k' A

lql1brcgplt64046308137.png

图4：不同类型的三维互连技术及其在现代半导体设计中的实现。

( }. z$ r" D* X4
优化和分析技术
三维设计优化的系统方法包括几个关键步骤：
早期设计空间探索
. ^% l" m4 J" T: d1 u/ {初始凸点放置
9 E' C5 b9 a4 Y% X) b; T* U凸点到触发器距离分析
4 \: J( a0 l, B* S0 J模块对齐优化
% b) _- V, R, M[/ol]
+ o- S* E  Y# |

2dh0pzkfju564046308237.png

( g3 B, d7 S, \* Z图5：使用热力图来可视化和优化三维设计中凸点到触发器的距离。
, }$ N4 p# j8 n( ?
优化过程包括对金属层缩放和面积利用率的仔细考虑。图6显示了不同金属层配置对性能和功耗指标的影响。
) d# r0 W$ A0 h7 u1 [9 }

m4iw3wqclw164046308338.png

图6：在三维实现中设计面积缩放与各种性能指标之间的关系。

5
, \  {- w" r" q8 ]) S, h8 C8 {0 o性能、功耗和面积(PPA)分析
: A0 m$ y, _3 ?4 o3 n3 t) @; nPPA分析对评估三维实现的效果很关键。BZM测试芯片研究的主要发现包括：
5 M7 a/ }5 l$ R) o8 d$ U% @在100,000多个寄存器到寄存器路径上平均路径延迟减少9%
* E: U& A4 g, l3 r) z& ]$ c$ Y/ n4 L顶部和底部晶圆的金属堆栈各减少两层
面积利用率和功耗效率显著提升
1 O% Y# g3 O  A2 ?9 s1 h! L[/ol]
: o! j" W$ a5 @  h4 ]" _' q

djt4i332csa64046308438.png

图7：三维实现中各种PPA权衡及其对整体系统性能的影响。
+ f' }# m# e% {5 z! X' v+ L( ?
6 ~( p3 E( j: G/ Y' [6
未来方向和挑战
分离式系统EDA的未来发展集中在以下几个关键领域：
自动化凸点规划和优化
( Y$ C5 y  d% ~改进的TSV放置和校准
/ [$ j  |2 L* z/ s7 i增强的顶部金属布线，用于电源网格和信号网络
  ?5 U8 t: G7 ~( R3 b) O支持早期原型的先进签核工具
) f  m- a: U7 {5 b$ R, B, f; Y% b多物理场分析能力的集成

2c4g0wbag5x64046308538.png

/ _/ z2 j* b1 I图8：三维IC设计和验证的集成方法，强调了统一设计环境的重要性。
+ c" f4 I5 N1 _6 Z& T* c3 R
7 v- H" _- b( g7 Q4 y1 U随着系统复杂性的增加，对复杂自动化和优化技术的需求变得更加重要。重点仍然是在日益复杂的三维集成系统中实现最佳性能，同时管理功耗和面积利用率。
7 a& K9 g, A9 I4 O3 a
' h" _" z. X+ e8 _4 ~) ]从架构规划到物理实现的各个设计方面的集成需要一个全面的方法来考虑所有系统层级。这种综合方法确保最终的设计满足现代应用的严格要求，同时保持可制造性和可靠性。

& s! A9 y" c" F参考文献
[1] V. Rajan, "EDA for Developing Modern Scalable Disaggregated Systems," in IEDM 2024 Short Course on AI Systems and the Next Leap Forward, SC2.5, 2024.
END

& W8 Y% L( s, i, A& U软件申请我们欢迎化合物/硅基光电子芯片的研究人员和工程师申请体验免费版PIC Studio软件。无论是研究还是商业应用，PIC Studio都可提升您的工作效能。
点击左下角"阅读原文"马上申请
9 h! I/ o% N. F0 z! V. G5 x2 ~
欢迎转载

, Q/ k$ q# p& K2 J( B9 [转载请注明出处，请勿修改内容和删除作者信息！
! o* r" v- j/ N1 x$ O) D
/ ~# Y  X. W- \; C1 p/ n3 m3 K! h

0il41fic4cv64046308638.gif

" a5 }& n5 G2 x# T关注我们

fzvupcx0mcj64046308738.png / P  \( c* u  _- i

dcmgfvyyw4364046308838.png , g/ x4 r2 H. r( v7 _$ r

3 H5 l* e+ L: W8 o$ r5 G uxfw0sflwos64046308938.png 2 a$ a/ d8 i) \7 g+ m4 w0 _) b

                     
( Z6 \+ l+ r/ [( |
# o- C! p% G/ @% `" }6 o

关于我们：
4 B; W- e, b" B+ g深圳逍遥科技有限公司（Latitude Design Automation Inc.）是一家专注于半导体芯片设计自动化（EDA）的高科技软件公司。我们自主开发特色工艺芯片设计和仿真软件，提供成熟的设计解决方案如PIC Studio、MEMS Studio和Meta Studio，分别针对光电芯片、微机电系统、超透镜的设计与仿真。我们提供特色工艺的半导体芯片集成电路版图、IP和PDK工程服务，广泛服务于光通讯、光计算、光量子通信和微纳光子器件领域的头部客户。逍遥科技与国内外晶圆代工厂及硅光/MEMS中试线合作，推动特色工艺半导体产业链发展，致力于为客户提供前沿技术与服务。
5 m3 K! a9 I) S0 A( i- h( \7 j
$ @: t) K7 ~- g! ]  Hhttp://www.latitudeda.com/
（点击上方名片关注我们，发现更多精彩内容）