TSMC的互补型场效应晶体管(CFET)技术

逍遥设计自动化

引言
半导体行业在晶体管架构方面经历了显著的演变。从传统平面设计到FinFET，再到更先进的架构，每一次转变都源于对更好性能和持续缩放的追求。本文探讨这一发展历程中的突破——互补型场效应晶体管(CFET)技术。
( L5 y) W) ~; y0 [/ N

loju3g41fle64046309945.png

vhyijjaqyhv64046310046.png

图1：展示了从FinFET到NSFET最后到CFET的晶体管架构演变，显示了工艺复杂度随架构进步而增加。

8 M9 \3 h/ u6 @% H, D1
- O4 `, u; W- D" O% k9 A- O! \走向CFET的发展历程
/ H. l( c3 G6 `, H. g* W$ v大约十年前，半导体工业从平面晶体管转向FinFET架构。这一转变是由FinFET器件优异的静电完整性和可扩展性推动的，使栅极间距和单元高度的持续缩放成为可能。行业已经成功运用了多代FinFET技术，但在推进半导体缩放极限的过程中，出现了新的架构——纳米片场效应晶体管(NSFET)，也称为环栅(GAA)技术。

p5dxflo23my64046310146.png

图2：说明了CFET如何通过nFET和pFET的垂直堆叠实现1.5-2倍密度缩放，比较了传统CMOS架构与CFET在反相器和SRAM配置中的实现。

2
CFET：新一代架构
CFET代表了晶体管设计的重大进步。通过垂直堆叠nFET和pFET器件，CFET在相同栅极间距下提供了比传统CMOS架构高约1.5到2倍的密度。这种密度提升来自创新的垂直排列，但垂直局部互连所需的空间在一定程度上限制了缩放效益。

4iq1jh3hq0o64046310246.png

$ m7 R8 C( }) u图3：详细的工艺流程图，显示了顶部nFET和底部pFET器件单片3D堆叠CFET制造的关键步骤。

3
2 t9 e0 j1 I* w- J1 E. V  G- j技术实现和制造
1 a7 ~) y+ M2 Z2 p6 y& W7 dCFET器件的制造涉及复杂的工艺，始于SiGe/Si超晶格堆栈的制作。CFET设计的独特之处在于包含了高锗含量的SiGe层，作为中间电介质隔离(MDI)形成的占位符。
( h) d0 [9 Y  `3 |. P7 ~

yn4utg15wts64046310346.png

图4：比较传统NSFET和CFET的SiGe/Si超晶格堆叠方案，显示晶格失配指数作为质量指标。
5 o4 z# n$ l, q( j- j4 g4 n  x
制造工艺采用最先进的技术，包括：
用于纳米片堆栈图形化的极紫外光刻
- m+ }. W- u! C* g. P( x  `2 }/ ^& Z浅沟槽隔离(STI)形成
栅极间隔物沉积
源极-漏极外延生长
+ d" T/ ?$ |9 C+ [) x! t% n! u/ a( {* @

3xkeelgmzhr64046310446.png

图5：48nm栅极间距单片CFET的TEM演示，显示了具有共享金属栅极结构的nFET在pFET上方的垂直集成。

& K, W% l7 T9 E- Z4
器件结构和集成
CFET结构包含多个创新特征以确保最佳性能。关键要素是中间电介质隔离(MDI)和内部间隔物(INSP)的实现，基于锗含量实现SiGe的选择性刻蚀。
1 ]5 _1 |5 g/ B

s2bkurildk264046310547.png

图6：详细示意图显示了3D堆叠CFET结构，分别用于nFET和pFET电气表征的独立配置。
. }6 h+ V% Z+ F" e9 T
- d: y6 _8 f) w5 [

42zhnounlho64046310647.png

; Z( m6 T) ?, \, N3 x9 E/ v图7：完整3D堆叠CFET结构的示意图，显示同一晶圆上的nFET和pFET触点。
. ^8 J& d9 o; C6 y3 S
4 D3 ~3 u1 D: r+ D- O5
, l: [" V3 R. N  T7 H* G, s1 a性能和结果
CFET器件的电气特性显示出优异的结果。nFET和pFET都展现出优秀的性能指标：
' z3 j- K$ H) |0 ^

htrwmx2en3m64046310747.png

图8：显示nFET和pFET器件存活率超过90%的图表，以及用于评估的存活标准。
  u/ C2 ?2 Y% R9 u6 }. K
/ O9 T/ F# M0 ^6 v) }) l( Z% A

ofmli1yacjw64046310847.png

9 T: \6 k' _6 \! P4 Q% u2 P( C图9：Id-Vgs特性曲线，展示nFET和pFET器件优异的亚阈值摆幅性能。

4 y" {* u* L  \1 o6 m器件实现了nFET为75mV/dec和pFET为73mV/dec的亚阈值摆幅，漏极诱发势垒降低(DIBL)值分别为50mV/V和45mV/V。
# ^) U: @" J/ X+ Z& U

ommdsth2xil64046310947.png

图10：Id-Vds特性曲线，显示两种晶体管类型的高开启状态性能。

1 F: c! V& b7 j( Q# Y1 p' O6
1 S# e" ?/ S$ i% R  b! \未来展望和挑战
7 r9 M# K0 h0 y' T% cCFET技术虽然展现出优异性能，但仍面临一些挑战。堆叠的nFET和pFET之间的垂直局部连接和隔离集成仍然复杂。然而，48nm栅极间距器件的成功展示为未来发展奠定了基础。
) G' R/ t; j+ Z2 E2 K) B0 v* h6 C
, H9 S3 P+ @3 @3 Q9 |& L通过持续的开发和优化，CFET能够实现逻辑技术的进一步缩放，同时保持或改善器件性能。这些器件在48nm栅极间距上的成功展示为半导体技术的创新指明了方向。

参考文献
9 Z& P, ?1 y" C[1] S. Liao et al., "Complementary Field-Effect Transistor (CFET) Demonstration at 48nm Gate Pitch for Future Logic Technology Scaling," in 2023 IEEE International Electron Devices Meeting (IEDM), San Francisco, CA, USA, 2023, pp. 979-983.
END

! }4 c- ~# L( T软件申请我们欢迎化合物/硅基光电子芯片的研究人员和工程师申请体验免费版PIC Studio软件。无论是研究还是商业应用，PIC Studio都可提升您的工作效能。
点击左下角"阅读原文"马上申请
5 k  p2 S0 d. y) F% i+ w7 d
欢迎转载
( r, E- |! }6 T' Y- }. i% {
转载请注明出处，请勿修改内容和删除作者信息！

1 F' y. ?! s9 `/ Y, ]
1 N9 U  J) K4 Q4 G* s8 J7 M

lloosb3blvl64046311048.gif

4 G/ L! b4 W9 ~- `. P关注我们

9 A* r$ f: k! _% S( s

lli3m2by0z364046311148.png ! f- k% C7 Z7 z

wakjhnykkca64046311248.png 2 E5 V7 T5 x$ K7 Y5 Y) ?

nt2cnhapprf64046311348.png ( v  ~: U! z$ b0 w) S

                     
! n, B2 j( E. J# T+ x+ Z. s$ d+ n- `

7 e9 {/ C* }. ^2 k2 [
关于我们：
1 X2 j! Q# p! L, X深圳逍遥科技有限公司（Latitude Design Automation Inc.）是一家专注于半导体芯片设计自动化（EDA）的高科技软件公司。我们自主开发特色工艺芯片设计和仿真软件，提供成熟的设计解决方案如PIC Studio、MEMS Studio和Meta Studio，分别针对光电芯片、微机电系统、超透镜的设计与仿真。我们提供特色工艺的半导体芯片集成电路版图、IP和PDK工程服务，广泛服务于光通讯、光计算、光量子通信和微纳光子器件领域的头部客户。逍遥科技与国内外晶圆代工厂及硅光/MEMS中试线合作，推动特色工艺半导体产业链发展，致力于为客户提供前沿技术与服务。

$ u/ O4 v* S+ R7 M9 p: e8 E8 M& Bhttp://www.latitudeda.com/
（点击上方名片关注我们，发现更多精彩内容）