差分放大电路的缺点，你知道几个？

硬件笔记本

1. 差分放大器结构
9 x5 s" E1 i. G# L1 {6 W
话不多说，直接干货，图1是差分放大电路的基本结构，由一个运算放大器和4个外围匹配电阻组成，常用来进行电流检测或差分信号放大，差分放大器有几个固有的弊端，如果不了解这些弊端，将影响我们的电路设计，看看这些弊端，你知道几个？

v3gwpggp5tf64078816037.png

图1 差分放大电路

2. 差分放大器弊端一：输入阻抗低
差分放大器的输入阻抗非常低，这与它的匹配电阻相关，而且差分放大器两个输入端的阻抗并不对称。怎么计算两个输入端的输入阻抗呢？
& J6 ~$ H8 Y7 c( r# s  F如图1 中，计算Vi-的输入阻抗时，我们只看Vi-，忽略Vi+，参考图2 左图。此时的电路是一个反相放大的结构，由《运放秘籍》可知，反相放大电路的输入阻抗就约等于输入电阻R1。
: g) \* ?) w3 j5 @6 Z
/ `7 O! j6 I4 h4 A

cs2r2rokjoo64078816137.png

图2 差分放大输入阻抗计算

  N4 h. p0 z8 M6 r5 Z) X- A$ I计算Vi+的输入阻抗时，我们只看Vi+，忽略Vi-，参考图2 右图。此时的电路类似一个同相放大的结构，Vi+是被R1和R2分压后再被同相放大的，Vi+经过R1和R2到地，因此，Vi+的输入阻抗大约是电阻(R1+R2)的值。
我们做下输入阻抗的仿真，见图3 ，Vi-的输入阻抗是1KΩ，Vi+的输入阻抗是11KΩ，与我们前文分析的一致。
. a8 N( e9 ]5 E: F

esiht4f5abi64078816237.png

$ |5 v% u" Z1 \) U0 C1 T1 h6 W+ h& X图3 差分放大输入阻抗仿真
  {2 }4 {: ]* k9 z8 w0 _$ y
. A  m, E9 G2 B0 t) L: o' g差分放大器的输入阻抗不但低，而且两个输入端的阻抗并不对称，如果连接到差分放大器的信号源的两个引脚源阻抗不匹配，也会降低CMRR，这就是差分放大电路的二：共模抑制比低。
8 d* n5 @# V( O6 z1 I9 Q% {& Y
3. 差分放大器弊端二：共模抑制比低
差分放大器最完美的状态是图1电路中的两个R1完全相等、两个R2完全相等，然而，我们无法找到两个阻值一模一样的电阻，常见的电阻也有1%的误差。这会使得电阻失配，将大大降低共模抑制比CMRR。
! [: k. |' m# r& M图4 中，我们简单体会下差分放大器的CMRR，左边仿真图中，电阻是完全匹配的，输入的共模信号是0.1V@50Hz，此时输出是10uV，也就是说0.1V的共模输入信号被转换成了10uV的输出信号（虚拟运放模型的CMRR是100dB），换句话说就是，在外围电阻完全匹配的情况下，差分放大器的CMRR并不是无穷大，这受限于运算放大器。

45313pbivmm64078816337.png

图4 差分放大CMRR与电阻失配

而图4右图中，我们只把其中的一个电阻，按照最大误差1%从1KΩ改成了1.01KΩ，则在相同共模输入的情况下，输出变成了大约1000uV，是左图的10uV的100倍。这就是电阻失配，将降低共模抑制比，使得抑制共模干扰的能力大大降低。
+ F) W, `" \" }8 ~能不能增加差分放大电路的输入阻抗和共模抑制比？于是，就有了经典的3运放仪表放大器。