刘云豪-DSRAMX2模块布局布线设计

看到我请叫我滚去学习谢谢

SDR是单倍速率
SDRAM靠近BGA为防止，中间有排组的时候在800-1000mil，没有的时候在600-800mil
滤波电容靠近ic放置
数据线阻抗匹配50欧姆
D0-D7还要LDqM尽量走在同一层，D8-D15跟HDQM也同一层D16-D23以及D24-D31也是
信号之间满足3w原则
空间允许的情况下用地线隔开各个数据信号
低八位数据组误差+-50mil
高八位数据组误差+-50mil
地址线，控制线，时钟线一起等长误差在+-100mil

时钟信号ic和SDram与电阻进行等长处理

凡亿赵老师

作业做的非常好，继续努力~！