刘云豪-DDRX2模块PCB布局布线设计

看到我请叫我滚去学习谢谢

DDR相对于CPU进行对称式布局

滤波电容尽量靠近IC管脚进行放置
DDR相对CPU距离有排组时 800-1000mil无牌组时600-800mil
布局原则:靠近CPU进行放置
地址线，控制线，时钟线都是单向传输，都是点到多点的拖布结构，多个DDR间使用远端分支，分支尽量短且等长，并联电阻放在DDR第一个T点处，长度不超过500mil，菊花链拓补讲并联电阻放在最后一个DDR后面，长度不超过500mil
特性阻抗：单端50欧，差分100欧
数据线每10根走在同一层
信号线之间满足3w，数据线，地址线，时钟线之间保持20mil或者3w
空间允许的情况下线与线之间画一条地线进行隔离
所有信号都不得跨分割，要有完整的参考平面
T点过孔打在两片DDR中间

凡亿赵老师

注意差分蛇形走线的要求

凡亿赵老师

底层器件冲突，放置时候注意

器件丝印可以重叠，但不能交错