阻抗控制和叠层设计的问题

pcb551

讨论阻抗控制和叠层设计的问题。
5 l3 x& @' z; d& }, p
阻抗控制

阻抗控制（eImpedance Controling），线路板中的导体中会有各种信号的传递，为提高其传输速率而必须提高其频率，线路本身若因蚀刻，叠层厚度，导线宽度等不同因素，将会造成阻抗值得变化，使其信号失真。故在高速线路板上的导体，其阻抗值应控制在某一范围之内，称为“阻抗控制”。
' B+ n% S3 `' J1 {+ S; z
6 {: ^. J# O8 w  \" ~; zPCB 迹线的阻抗将由其感应和电容性电感、电阻和电导系数确定。影响PCB走线的阻抗的因素主要有： 铜线的宽度、铜线的厚度、介质的介电常数、介质的厚度、焊盘的厚度、地线的路径、走线周边的走线等。PCB 阻抗的范围是 25 至120 欧姆。
- y* B$ K1 p" ~- m! u! t  j, Y1 b4 b
$ V- t7 l' N7 W9 A! Q在实际情况下，PCB 传输线路通常由一个导线迹线、一个或多个参考层和绝缘材质组成。迹线和板层构成了控制阻抗。PCB 将常常采用多层结构，并且控制阻抗也可以采用各种方式来构建。但是，无论使用什么方式，阻抗值都将由其物理结构和绝缘材料的电子特性决定：

. T: P# J- ]/ f6 h. h. R  f2 a; a信号迹线的宽度和厚度
! k" l, E/ r  y- J8 k) w
迹线两侧的内核或预填材质的高度
/ k9 q" B! G3 H* o
迹线和板层的配置
1 r2 \3 ^+ J( _+ P9 v2 f' z
内核和预填材质的绝缘常数

. b. n. H1 H7 x; jPCB传输线主要有两种形式：微带线（Microstrip）与带状线（Stripline）。
/ ]" F/ s$ E3 x3 q+ p/ V
微带线（Microstrip）：

微带线是一根带状导线，指只有一边存在参考平面的传输线，顶部和侧边都曝置于空气中（也可上敷涂覆层），位于绝缘常数 Er 线路板的表面之上，以电源或接地层为参考。
+ Q8 k6 P5 K3 }# w7 }7 W  ]2 l
5 V4 u0 ~( f+ V# W. ~% v9 a
带状线（Stripline）：

$ I- l# w% ^+ }& c+ T3 e3 z- \( C带状线是置于两个参考平面之间的带状导线，电介质的介电常数可以不同。具体的微带线和带状线有很多种，如覆膜微带线等，都是跟具体的PCB的叠层结构相关。
- X, ?6 X! F" ?+ d( p# z
; J# C) B, J% ~4 `* m用于计算特性阻抗的等式需要复杂的数学计算，通常使用场求解方法，其中包括边界元素分析在内，因此使用专门的阻抗计算软件SI9000，我们所需做的就是控制特性阻抗的参数：

绝缘层的介电常数Er、走线宽度W1、W2（梯形）、走线厚度T和绝缘层厚度H。

对于W1、W2的说明：

计算值必须在红框范围内。其余情况类推。

, u8 H; B2 Y- m# a8 g9 V下面利用SI9000计算是否达到阻抗控制的要求：
1 d9 `$ x0 V* A
6 Q& I* n( [: J首先计算DDR数据线的单端阻抗控制：
5 p0 @- l) @: `4 J: m' }, Z
TOP层：铜厚为0.5OZ，走线宽度为5MIL，距参考平面的距离为3.8MIL，介电常数为4.2。选择模型，代入参数，选择lossless calculation，如图所示：
$ a. a* H. V9 \6 C% t* w4 ~* _
coating表示涂覆层，如果没有涂覆层，就在thickness 中填0，dielectric（介电常数）填1（空气）。

4 V9 W! q/ O" @7 x: o2 E0 f; H# {# Qsubstrate表示基板层，即电介质层，一般采用FR-4，厚度是通过阻抗计算软件计算得到，介电常数为4.2（频率小于1GHz时）。

点击Weight（oz）项，可以设定铺铜的铜厚，铜厚决定了走线的厚度。
; e/ Q9 D0 s/ a9 p' `- y
4 w% T2 u( x/ G" X& W9、绝缘层的Prepreg/Core的概念：
! S% T0 m! }9 g! a
PP（prepreg）是种介质材料，由玻璃纤维和环氧树脂组成，core其实也是PP类型介质，只不过他的两面都覆有铜箔，而PP没有，制作多层板时，通常将CORE和PP配合使用，CORE与CORE之间用PP粘合。
/ c$ ~: K9 v$ k6 }
10、PCB叠层设计中的注意事项：
% z' B; l# H, \9 V) K
& t# @) k1 o! {% y- f- n  z（1）、翘曲问题

PCB的叠层设计要保持对称，即各层的介质层厚、铺铜厚度上下对称，拿六层板来说，就是TOP-GND与BOTTOM-POWER的介质厚度和铜厚一致，GND-L2与L3-POWER的介质厚度和铜厚一致。这样在层压的时候不会出现翘曲。

（2）、信号层应该和邻近的参考平面紧密耦合（即信号层和邻近敷铜层之间的介质厚度要很小）；电源敷铜和地敷铜应该紧密耦合。

) x9 U& O! S  {" q（3）、在很高速的情况下，可以加入多余的地层来隔离信号层，但建议不要多家电源层来隔离，这样可能造成不必要的噪声干扰。
; a$ \% d% h. j1 O! G1 P9 {4 a
' W" ?8 o4 j; K1 T8 x（4）、层的排布一般原则：
7 y! ]2 r! k5 y8 j. a2 |! N
元件面下面（第二层）为地平面，**器件屏蔽层以及为顶层布线**参考平面；
8 c# s& G) `8 ]* {9 A
$ B* Q- C+ g% w' u3 N5 |2 ]所有信号层尽可能与地平面相邻；

尽量避免两信号层直接相邻；

( A6 V: d& o) @7 w9 u4 @7 U& m主电源尽可能与其对应地相邻；

7 F- [; i7 R' A2 u0 V3 Y% i兼顾层压结构对称。
, b6 `. c" v% _2 B* r6 \
6 L3 K4 Z6 |3 w& N/ D9 D  ?3 R2 {对于母板的层排布，现有母板很难控制平行长距离布线，对于板级工作频率在50MHZ 以上的
7 L- S$ V% b2 K7 |" R( X  |4 p  U1 X* ?
2 F% t/ i8 @3 Y- m5 @! ?# R（50MHZ 以下的情况可参照，适当放宽），建议排布原则：
* R% S) Q! X+ |% e3 T$ g
元件面、焊接面为完整的地平面（屏蔽）；
, Y# w- O+ z4 K' Q
无相邻平行布线层；

所有信号层尽可能与地平面相邻；
. l& b" w0 U/ ^7 E, [
$ M7 A6 W$ e. _; ?( s$ v, x8 Z关键信号与地层相邻，不跨分割区。
9 p) ?% N* t% Z# c& O0 Q
3 w) R7 C/ x& A& c1 k. V专业pcb制造
陈生
$ e" G! i4 w8 C3 i13006651771(微信同号）
pcb68888@163.com

1 I; Z: ?4 k2 L# `0 b2 Y