ISSCC2025 | Chiplet系统的商业策略

逍遥设计自动化

引言
在半导体行业快速发展的今天，随着摩尔定律放缓，Chiplet技术已成为解决这一挑战的有效方案。本文探讨Chiplet技术的商业方面，成功实施所需的生态系统以及为支持这一新范式而开发的标准。基于Microchip公司副技术研究员、开放计算项目(OCP)开放Chiplet经济倡议共同负责人Anu Ramamurthy的见解，本文分析Chiplet系统的复杂世界[1]。

vbhzvgl3pn06401298334.png

- N$ ?6 h, N' ~) l
1
. a" d" |/ v% n2 Y1 x理解Chiplet：优势与挑战
Chiplet代表半导体设计和制造的根本转变。不再创建大型单片芯片，行业正转向更小、模块化的裸片，这些裸片可通过先进封装技术集成到系统中。这种方法提供多种好处，但也带来新的复杂性。

x5t3o3jozn36401298434.png

图1展示了Chiplet技术的优势和挑战。优势（"变得更好"）包括降低硅片/晶圆成本、降低开发成本、改进IP重用、加快上市时间、提高良率和降低重新设计成本。挑战（"更复杂"）包括KGD和测试成本、Assembly和封装成本、即插即用集成、流程和工具以及商业模式。

Chiplet的优势非常显著。由于更小的裸片生产成本更低，硅片和晶圆成本显著下降。开发成本降低，因为Chiplet允许更集中的设计工作。Chiplet的模块化特性增强了IP在多个产品和多代产品中的重用。由于开发人员可以并行处理不同组件，上市时间大大缩短。良率提高，因为较小的裸片与大型单片芯片相比固有地具有更高的良率。最后，当需要设计更改时，重新设计成本更低，因为只需修改受影响的Chiplet，而不是整个系统。

! ?: r: H2 D/ j- X5 |& M3 I然而，这些优势伴随着一系列挑战。已知良好裸片(KGD)测试变得更加关键且成本更高。随着多个裸片的使用，Assembly和封装过程变得更加复杂。在来自不同供应商的Chiplet之间创建真正的"即插即用"功能需要大量的标准化工作。需要新的设计流程和工具来处理基于Chiplet的系统的独特需求。也许最显着的是，商业模式变得更加复杂，因为涉及多个供应商和复杂的供应链。

2
Chiplet集成中的系统级挑战
除了单个Chiplet的基本挑战外，系统级集成还带来额外的障碍，必须解决这些障碍才能成功实施。

4e1paebp1ej6401298535.png

, B. k1 @6 ?5 f0 t+ e$ E图2概述了Chiplet集成中的系统级挑战，包括关于Chiplet互操作性的假设、已知良好裸片要求、商业模式和先进封装成本。

基于Chiplet设计的一个主要假设是各种Chiplet将无缝协同工作—"即插即用"的理想状态。这需要标准化的接口和能够良好配合的Assembly技术。Chiplet供应商和系统集成商之间的设计数据交换必须高效且全面。模块化需要从底层纳入系统架构。
' ]8 I# g9 l; t( P8 V- h
系统集成商在组合来自多个供应商的Chiplet时承担重大责任。为了维持整体系统良率，集成商必须确保系统中的每个Chiplet都有接近完美的良率(接近100%的已知良好裸片)。这对测试方法和质量保证提出了极大压力。

成功的Chiplet生态系统还需要一个健全的商业模式，为构建系统所需的所有Chiplet提供可预测且安全的供应链。此外，必须随时间降低先进封装工艺的成本，这些工艺对Chiplet集成非常重要，以使整体方法在经济上可行。
4 }2 y6 C1 f4 i/ w9 ~" U
3
Chiplet生态系统：从晶圆厂到系统
" }, }# Y$ @" o: K创建成功的Chiplet市场需要半导体行业所有部分的参与。开放计算项目(OCP)将此生态系统定义为从制造设施到系统集成商的全过程。
7 B2 y# W  T+ D1 [

w5a1q21uhcu6401298635.png

图3说明了OCP定义的综合Chiplet生态系统，显示了各种利益相关者，包括IP提供商、EDA公司、设计服务、晶圆厂、存储器制造商、OSAT/测试提供商和系统集成商。

Chiplet生态系统包括许多具有专业角色的参与者。IP提供商提供基本的知识产权，特别是接口方面。EDA(电子设计自动化)公司开发Chiplet和系统设计所需的工具。设计服务公司提供创建基于Chiplet系统的专业知识。晶圆厂制造硅Chiplet。存储器制造商提供专用存储组件。OSAT(外包半导体Assembly和测试)公司处理关键的测试和封装阶段。最后，系统集成商将所有这些元素组合成功能性产品。
$ p" \% m: [  O! h% N7 O
这个生态系统与传统芯片开发有几个重要区别，尽管也有相似之处。
" K: p- O% K2 u4 M8 c+ _6 \

mfznquami0k6401298735.png

4 m3 P' Q2 I: I3 X2 w: E图4比较了Chiplet生态系统与传统芯片生态系统，突出了相似之处(裸片级设计、设计辅助资料、系统级测试)和差异(D2D接口、封装、测试、供应链和商业模式)。

% h2 b* K  c6 B8 ?% S" ^( g0 S在裸片级别，除了专用I/O接口外，Chiplet设计与传统芯片设计保持相似。两种方法都需要全面的设计辅助资料(基本上是说明资料)和系统级测试。然而，基于Chiplet的系统带来了几个新因素，包括裸片到裸片(D2D)接口、封装技术和专门的测试程序。随着多个供应商为单一系统做出贡献，供应链变得更加复杂，商业模式必须发展以适应这种协作方法。

5 r. k  }9 d& Q$ s) E) P! X4
' ]( \6 Z4 z  q$ ?/ f; U, `开放计算项目：创建开放Chiplet经济
开放计算项目(OCP)通过协作努力解决Chiplet挑战方面发挥了重要作用。经过从2011年到2024年的12年历程，OCP已建立了致力于开放标准的多元化成员。
& l7 u' R% f6 k- U

wdmieiv1ahb6401298835.png

: k1 u  H) D0 T. d* D- [- w图5显示了开放计算项目(OCP)的结构，突出了Chiplet倡议。OCP通过多元化成员之间的协作帮助解决Chiplet挑战。

在OCP内部，开放Chiplet经济倡议专注于创建开放的Chiplet市场，涉及从Chiplet供应商到测试服务的所有生态系统参与者。
0 N2 [) r! e$ c9 C3 }6 U

2ha5se3dyu16401298935.png

图6详细介绍了开放Chiplet市场概念，该概念涉及Chiplet生态系统中的所有参与者，包括Chiplet供应商、协作伙伴关系、IP提供商、EDA公司、设计服务、晶圆厂、封装服务、Assembly提供商和测试服务。

% O% X8 B6 K( x0 H. z) ]. v! K开放Chiplet市场作为一个协作空间，参与者可以在其中形成伙伴关系、共享信息并制定标准。这代表了实现最终目标的起点：一个蓬勃发展的生态系统，来自多个供应商的Chiplet可以轻松集成到各种系统中。

5
Chiplet的商业性：目标和实施策略
为Chiplet创建可行的商业模式需要明确的目标和策略。Chiplet社区已经定义了长期愿景和短期目标来指导发展。

begd41m2p0c6401299035.png

$ G! i4 G5 L* v" S3 H3 l. ?1 d图7概述了Chiplet技术的商业目标，包括创建具有简单模块化设计和更多市场参与者的Chiplet市场的最终目标，以及设定标准和采取协作方法的短期目标。
6 T' D! R/ t% L3 R, g* _/ }
Chiplet业务发展的最终目标是三方面的：建立全面的Chiplet市场，实现简单的模块化设计，并允许更多参与者进入市场。这一愿景通过专业化降低成本，同时促进创新和竞争。
. D3 P9 a6 `3 q8 w
: {, D+ B% `1 ^% J. ]' W在短期内，重点是为整个生态系统中的数据传输设定标准和通用方法。这包括裸片到裸片接口、设计交换格式、经济模型和模块化系统架构的规范。广泛采用和互操作性需要协作方法，而非专有解决方案。
1 V  ?" r; J. X9 @( v% D
% W6 M$ M$ B. \1 a( P2 E$ }6
( @& W7 N$ X$ m5 @! q- P6 ]开放Chiplet经济：结构和工作流
OCP内的开放Chiplet经济倡议建立了多个工作流，以解决Chiplet生态系统的不同方面。

1hjldaon1fe6401299135.png

图8显示了OCP开放Chiplet经济倡议的组织结构，工作流包括BoW、PHY指标、D2D测试、链路层、CDX-3DK、CDX-Flow、业务、PoC和HPC模块化，由Jawad Nasrullah和Anu Ramamurthy共同领导。
8 O' A: j1 W* @2 o& ]
该倡议通过专门的工作流解决几个关键挑战。裸片到裸片(D2D)接口工作流开发IP设计和通用技术的标准。Chiplet设计交换工作流专注于共享裸片、封装、Assembly和测试信息的标准。经济模型工作流为基于Chiplet的系统创建统一的成本模型。模块化系统工作流定义系统级集成标准，从高性能计算(HPC)应用开始。
9 o+ {/ `: P: V+ s
7
裸片到裸片(D2D)接口：Chiplet通信的基础
裸片到裸片接口可能是Chiplet技术最重要的组成部分，使封装内不同裸片之间的通信成为可能。

v01ei2ag3eg6401299235.png

图9说明了2.5D和3D异构集成方法，显示了标准封装(110-130μm凸点间距)和先进封装(
$ v' _3 ~3 C9 ~1 b
成功的Chiplet集成需要适当的封装技术。标准封装使用较大的凸点(110-130μm间距)，互连间距约为25μm。先进封装实现更高密度的连接，微凸点(

smfp5tilinx6401299336.png

图10描述了D2D通信特性，突出特点包括小尺寸、低ESD要求、并行接口(AIB、UCIe、BoW)、较低数据速率(最高32Gbps/线)、较低延迟(

0 d/ `1 f" d/ c8 s/ L& X; G7 F与传统的芯片到芯片连接相比，D2D通信接口具有独特特性。D2D接口更小更简单，ESD(静电放电)要求更低。通常使用并行接口而非串行接口，标准如AIB、UCIe和BoW(线束)。数据速率较低(每线最高32Gbps)，但延迟极低(总线到总线低于8ns)和功耗低(每比特不到0.5皮焦耳)。这些接口支持Chiplet之间的高密度布线，可与标准和先进封装技术兼容。

8
新兴标准：UCIe和BoW用于D2D接口
几种标准正在出现，定义D2D接口，其中UCIe(通用Chiplet互连快速)和BoW(线束)尤为突出。
0 @$ p/ }8 k/ n1 Y; N4 F' t

crqe2i4eskm6401299436.png

& S4 I8 l, f7 J9 |0 ^图11详细介绍了UCIe规范2.0，涵盖2D、2.5D和3D集成。它显示了协议栈和链路速度、功率效率和不同封装技术延迟的关键性能指标。
7 {- X4 h6 Z% a# ^0 s
UCIe规范2.0提供全面标准，涵盖2D、2.5D和3D集成。它定义了完整的协议栈，包括物理层、D2D适配器和协议层。对于先进封装，它支持速度从4GT/s到32GT/s的裸片边缘带宽，范围从165到1317 GB/s/mm。对于3D集成，带宽可达4000 GB/s/mm。功率效率范围从先进封装的0.5到0.7 pJ/bit，3D集成可低至0.05 pJ/bit。延迟通常低于2ns，3D配置下降至125ps以下。
, s1 U  x1 j- O2 S( w" [& @

sn1qmgw4pyj6401299536.png

& }- i) O2 _# J  h. a* g+ R* r6 W图12展示了BoW v2.0标准，显示其架构和关键性能指标，包括带宽密度(30至>12000 Gb/s/mm)、功率效率(
/ k( R& Z. S) J
BoW v2.0标准提供另一种具有出色性能指标的方法。它提供从30到超过12000 Gb/s/mm的带宽密度，0.25到1 pJ/bit之间的功率效率，以及低于2ns的延迟。该标准设计成功能最小化但提供全套选项，适用于广泛的应用。
9 K/ R. {1 U# x
5 C1 [% ~( q2 K6 q: ^. x( ]9
# S+ ~  x, N. d- U3 ?Chiplet设计交换和经济模型
4 `! d" u' y- Y9 b6 l5 }除接口外，标准化设计交换格式和经济模型对蓬勃发展的Chiplet生态系统非常重要。

vycbdqtq0n26401299636.png

图13说明了CDXML(Chiplet设计交换标记语言)中描述的3D-IC设计套件，包括SI/PI设计套件、Assembly设计套件、材料设计套件、Chiplet设计套件、封装设计规则手册和测试设计套件。

$ v1 ?  m7 @( m& {0 P4 _4 FCDXML标准定义了Chiplet集成的几个设计套件。信号/功率完整性(SI/PI)设计套件提供签核目标。Assembly设计套件描述封装组装规则。材料设计套件详细说明用于模拟的材料属性。Chiplet设计套件提供物理和电气Chiplet描述。封装设计规则手册指定封装堆叠和设计规则。测试设计套件描述测试引脚和方法。
- [4 z" S7 l& `# P
经济建模对确定基于Chiplet的设计在财务上何时有意义同样重要。

5e1yapwaqlp6401299736.png

图14详细介绍了Chiplet成本模型中各种因素对单位成本的影响，包括材料成本(良率硅片、Assembly和基板)和测试成本(晶圆探针、封装测试、系统级测试)。

全面的成本模型必须考虑众多因素。材料成本包括良率硅片(Chiplet本身)、良率Assembly(集成过程)和良率基板(封装)。测试成本包括晶圆探针成本、封装测试和系统级测试。该模型还必须考虑其他因素，如NRE(不可回收费用)、开发成本、资本支出和IP购买。

k5ovgtwziud6401299836.png

1 O* g, W; K4 `0 H. z" F5 W: z- t图15涵盖Chiplet建模中的额外成本，包括NRE、开发成本、资本支出和IP购买，以及上市时间、IP重用、研发节省和机会成本等重要因素。
0 M5 l5 a+ p2 w5 ]
除直接成本外，几个战略因素可能显着影响Chiplet的商业案例。上市时间(TTM)优势可能很大，因为基于Chiplet的设计通常更快到达生产阶段。跨多个产品的IP重用提供额外的成本节省。专业团队专注于特定Chiplet，研发效率提高。还必须考虑机会成本—不采用Chiplet技术可能损失哪些业务。

9 S  s1 s# I: ~10
结论：Chiplet商业的未来
创建成功的Chiplet市场需要半导体行业广泛协作。开放Chiplet经济倡议中的每个工作流解决生态系统的关键方面，从D2D接口到经济模型。
  \* U% u& G, V! @1 h

neyiefuovjq6401299936.png

图16提出结论，强调需要协作创建开放Chiplet市场，解决HPC/AI/ML之外的多样化应用，实施具有预算和护栏的模块化，并制定良好的商业案例论证。
8 A. t# h$ ?$ E  B) r
Chiplet技术的未来取决于几个关键因素。首先，协作对创建服务于生态系统所有参与者的开放市场非常必要。其次，D2D PHY标准必须解决高性能计算、人工智能和机器学习应用之外的更多用例—必须支持广泛的使用场景。第三，具有明确预算和护栏的模块化将使更多参与者能够参与市场并使互操作性成为可能。最后，需要坚实的商业案例论证来推动从单片系统到基于Chiplet的设计的转变。

随着半导体行业不断发展，Chiplet为超越摩尔定律限制提供了创新路径。通过解决商业挑战并建立强大标准，行业可以充分发挥系统设计这种模块化方法的潜力。
" s" a' m/ k( {( l' L# ]% s
# p) d; Z# E, E: x: u参考文献
5 \6 F4 u" i- W* z& ~1 f; F* n  P[1] Ramamurthy, "The business of making chiplets and associated systems," presented at the International Solid-State Circuits Conference (ISSCC), 2025.
7 o: e  ~4 W% j3 E! t" REND

软件申请我们欢迎化合物/硅基光电子芯片的研究人员和工程师申请体验免费版PIC Studio软件。无论是研究还是商业应用，PIC Studio都可提升您的工作效能。
4 u4 H7 c, n8 d2 h' w$ [+ a  o* P  V点击左下角"阅读原文"马上申请

欢迎转载
& }, f/ M3 i2 j7 G. ]# O+ T/ u- V& T
: k1 ~% E( I. [& e/ F) j0 b转载请注明出处，请勿修改内容和删除作者信息！
: X) U3 O5 T+ n8 w+ ^4 R4 y
( y, i9 R3 X) v& `) ~; ]- H
! c  e# G1 V! t) |
$ X; r5 C& w5 j0 e& Y8 C

gu3zxn1hfdl6401300036.gif

9 A% j% m7 G+ U9 v8 [) H关注我们

* Y9 K, E* J; i, b4 Y/ U& O jxgzcx33ppl6401300136.png

bbug2edg5cv6401300236.png # y& Z4 M' }  C8 c

, D# k( m( i% g2 |2 y

                     



关于我们：
深圳逍遥科技有限公司（Latitude Design Automation Inc.）是一家专注于半导体芯片设计自动化（EDA）的高科技软件公司。我们自主开发特色工艺芯片设计和仿真软件，提供成熟的设计解决方案如PIC Studio、MEMS Studio和Meta Studio，分别针对光电芯片、微机电系统、超透镜的设计与仿真。我们提供特色工艺的半导体芯片集成电路版图、IP和PDK工程服务，广泛服务于光通讯、光计算、光量子通信和微纳光子器件领域的头部客户。逍遥科技与国内外晶圆代工厂及硅光/MEMS中试线合作，推动特色工艺半导体产业链发展，致力于为客户提供前沿技术与服务。
! o% W/ @$ Z& j3 z- c/ ^
2 z" w/ k0 U  E5 w9 g% }http://www.latitudeda.com/
& Y6 j- `  k8 T! f（点击上方名片关注我们，发现更多精彩内容）