ISSCC2025 | 0.9pJ/b 108Gb/s PAM-4 VCSEL直驱光学引擎

逍遥设计自动化

引言
在当今数据密集型世界中，高吞吐量应用对数据传输能力提出了越来越高的要求。传统电气互连由于复杂、功耗高的均衡和数字信号处理(DSP)要求而难以扩展。虽然可插拔光学模块延长了传输距离，但由于集成了重定时器或DSP组件（用于在信号发送到光学引擎前进行清理），这些模块引入了可扩展性和功率挑战。光电共封装(CPO)通过将计算系统直接连接到光学引擎，消除了重定时器的需求，提高了效率，因此提供了一种有希望的解决方案。
9 P( y: {2 A  {5 U
本文探讨了一种面向CPO应用的尖端PAM-4 VCSEL直驱光学引擎。该设计将VCSEL驱动器(VCDRV)和跨阻抗放大器前端(TIAFE)集成电路与VCSEL和光电二极管(PD)组件集成在一起，使用创新的直接光学布线(DOW)技术进行光纤终端连接。该设计实现了108Gb/s PAM-4信号传输，能效达到令人印象深刻的0.9pJ/b[1]。
2 Z6 W4 d% z3 i  G. ]* E

j2xjo4widlr6404235401.png

: l% _0 ]. R4 y" r
1
% c% a& W/ \, u1 V9 S: R系统架构与集成
VCSEL基直驱光学引擎采用创新的集成方法来实现其卓越性能。如图36.4.1所示，该引擎将翻转芯片封装的VCDRV和TIAFE集成电路与组装的VCSEL、PD和基于DOW的光纤终端集成在定制PCB上。与传统方法相比，这种集成策略提供了显着优势，特别是在形状因素和信号完整性方面。

v4wugwlfnja6404235501.png

图1：基于VCSEL的直驱光学收发器系统使用DOW的集成(上图)；简化系统框图(下图)。
  C6 H4 X  _9 o; h1 b4 H
VCDRV和TIAFE集成电路分别通过仅600μm的短封装走线驱动和接收VCSEL和PD的阳极端子。这最小化了电气路径上的信号退化。VCSEL和PD的阴极分别连接到负电源和正电源电压。VCSEL/PD与光纤阵列单元(FAU)之间的光耦合通过使用聚合物波导的DOW完成，与传统机械光学接口相比，高度降低了3倍以上，占用面积减少了6倍以上。

系统架构由两个主要部分组成：发射器(VCDRV + VCSEL)和接收器(PD + TIAFE)。VCDRV通过VCSEL将电信号转换为光信号，而TIAFE通过PD将输入光信号转换回电域。这种双向能力实现了完整的高速光通信。

2
创新线路技术
8 O) m* \) h# k高线性紧凑型复零点CTLE，VCDRV包含几个关键组件：用于终端和DC电平转换的线性无源输入级，用于均衡VCSEL电光频率响应的连续时间线性均衡器(CTLE)，以及基于Cherry Hooper(CH)的输出级，用于高效调制VCSEL的输入电流。
3 Z3 A, h5 C; G& o
该设计的一项重大创新是开发了高线性紧凑型复零点CTLE(CZ-CTLE)架构。虽然传统CTLE难以处理VCSEL的欠阻尼复极点响应，但复零点CTLE可以使用复零点有效均衡这些响应，补偿带内峰值和二阶滚降。然而，之前的CZ-CTLE设计由于仅使用NMOS驱动级而导致线性度差，限制了在PAM-4信号传输中的实用性。

02qdb1mgjwx6404235601.png

8 Q8 z, y5 L/ M5 v图2：高线性紧凑型CZ-CTLE用于均衡VCSEL响应：概念和仿真(上图)；VCDRV电路架构和简化VCSEL模型(下图)。

. d: R4 l# r' u; I9 a  [新的CZ-CTLE架构有三项关键进步：

一个互补驱动的跨导(Gm)级，NMOS和PMOS侧使用独立的RL||C退化网络。这将CTLE驱动级的总谐波失真(THD)和功耗分别改善了5倍以上和2倍。

使用分流反馈CMOS TIA作为CTLE负载，提高整体CZ-CTLE增益、带宽和负载线性度。

创新的电感耦合方法。互补驱动的CZ-CTLE需要两倍数量的电感，每个电感值是原来的两倍，这通常会使电感面积效率降低4倍以上。通过在电感之间引入耦合，该设计创建了一个等效电路，提供(1+k)倍更高的等效电感，显着减少电感面积。对于耦合系数k=0.7，这种方法将面积效率提高了3.4倍以上。
[/ol]
CZ-CTLE级的电阻和电容值以及CTLE和驱动级中的反馈电阻可调，使系统能够均衡各种VCSEL响应。CTLE和驱动级中的额外并联和串联峰值技术进一步提高了整体光驱动器带宽。

6 Z2 D! Q  K4 l1 B9 P* n! m( \$ {: x高线性差分TIAFE，在接收端，光数据通过光电二极管转换为电光电流，然后由TIAFE放大和均衡。该设计包含几个创新特性，用于处理高速光接收的挑战。
, V; O5 I' ^: U3 q

t40rt4xwem06404235701.png

图3：跨阻抗放大器前端：设计权衡仿真、架构和提出的主动复零点均衡器。
! I1 r& T( j+ d/ K4 w% u
2 ?" {) d, v2 U0 A2 F+ ?: |TIAFE在焊盘和ESD二极管之间包含一个电感LS以扩展带宽，以及一个阻尼电阻RS，用于补偿封装寄生元件引起的带内群延迟变化。核心架构包括一个具有可调反馈电阻(RFB)的分流反馈TIA和一个电流源，用于汲取PD的DC偏移电流。

1 {! I1 O; {0 u0 P3 K( v& e光接收器的一个重大挑战是管理光噪声，包括VCSEL的相对强度噪声(RIN)和PD散粒噪声。该设计使用3dB的低链路耦合损耗来最大化RX信噪比，但这在RX输入端产生了大电流摆幅(>0.5mApp)，需要高线性线路来实现PAM-4信号传输。

为了通过最小化偶次谐波失真来增强线性度，TIA输出的单端到差分信号转换必须在低摆幅下进行。这决定了在分流反馈TIA中选择小的RFB。将RFB从150Ω变为430Ω会使总谐波失真增加30倍，带宽减少3倍，但会使线路的输入噪声降低2倍。

' Z4 }! i9 i0 L6 Z2 M由于在低光耦合损耗的基于VCSEL的光链路中，总输入参考噪声主要由光噪声而非线路热噪声主导，因此选择较小的RFB(150Ω)以优先考虑线性度和带宽而非线路噪声。
4 r% t3 m( H' i# j8 s
% z- M& I1 k! y具有小RFB的分流反馈TIA的小信号响应有一个欠阻尼复极点对。虽然传统的实零点CTLE可以扩展TIA带宽，但会导致带内峰值和大的群延迟变化。相反，该设计实现了一个主动复零点CTLE，用于补偿TIA的复极点对响应，在扩展带宽的同时最小化带内群延迟变化。
3 a3 X& I* F3 G. h
% w; V; G5 \/ L9 r2 h4 Q: D2 O  z3
: c: b  H. s, R/ R6 O- Y+ O; o性能测量
发射器性能，VCDRV光输出通过5m光纤使用光数字通信分析仪(DCA)测量，包括DOW在内的光耦合损耗为1.5dB。850nm VCSEL偏置在9.5mA(-1.75V阴极偏置，26.5GHz带宽)。
$ `) V8 b. y, s# R/ R

zwlqkfj22al6404235802.png

图4：测量的128Gb/s PAM-4光眼图，在2.4e-4的误码率(BER)下，最差情况下的眼宽(EW)和每眼眼高(EH)分别为0.24UI和0.27mW。这个数据速率下的能效为0.31pJ/b(VCDRV为0.12pJ/b + VCSEL为0.19pJ/b)。在64Gb/s非归零码(NRZ)和128Gb/s PAM-4下都达到了2.5mW的高外部光调制幅度(OMA)，证明了高线性CZ-CTLE的有效性。

全链路性能，为了表征整个直驱光学引擎，VCSEL输出通过10m光纤连接到PD，DOW到PD接口处有额外1.5dB的耦合损耗。全率差分TIAFE电气输出通过封装上探测进行DCA测量。
# _; j7 A) I; L$ \" A

dsuujcgtoxl6404235902.png

图5：直驱全链路眼图测量，56Gb/s NRZ和100、104、108Gb/s PAM-4；TIA前端2.4e-4 PAM-4 OMAinner灵敏度与数据速率关系。
# e; v% m6 g+ X9 |1 s( [
( y  a1 V/ E- ^% t; _3 \直驱光链路成功以108Gb/s PAM-4运行，能效为0.9pJ/b(TIAFE为0.53pJ/b，VCDRV为0.14pJ/b，VCSEL为0.23pJ/b)，实现了2.4e-4的前向纠错(FEC)前误码率。在108Gb/s PAM-4下达到了-6.2dBm的OMAinner灵敏度，在90Gb/s时提高到-9.3dBm。收发器在没有TX/RX前馈均衡(FFE)的56Gb/s NRZ下也表现良好，在1e-12误码率下实现-5.6dBm灵敏度。
! o* ]) R5 \: \9 y% t% U! j4 ~' O
& v3 |1 F  y* Z& N) T4
性能比较和结论
这款光学引擎的性能相比之前的设计代表了显着进步。图36.4.6提供了与VCSEL驱动器和完整VCSEL基直驱链路先前技术的详细比较。
, u1 U: _; K5 |

uszq5l0x2yr6404236002.png

图6：与先进VCSEL驱动器的比较(上图)；与先进基于VCSEL的直驱链路的比较(下图)。
, a7 O  Q  B+ q
: o! Y3 {8 j1 S( ?$ QVCDRV达到了比之前最快的运行在80Gb/s NRZ的VCDRV高1.5倍的数据速率，且能效提高了1.6倍。与之前的PAM-4 VCDRV相比，本设计实现了2倍的数据速率，3倍的能效，2.8倍的OMA，且PAM-4眼图失真显着降低。与可插拔VCDRV模块相比，本设计在PAM-4速率提高1.1倍的同时，实现了4.4倍的OMA和超过10倍的能效。
6 [& ~$ E4 D4 p* H5 O
! ?# }7 h# @6 e3 X( H0 V就完整的VCSEL基直驱光收发器而言，这是报道中最快的设计，数据速率比先前实现快1.7倍，据作者所知，0.9pJ/b是报道中最佳的能效。

feqjltr5eze6404236103.png

图7：VCSEL驱动器IC和TIA前端IC的裸片显微照片。

这些集成电路在22nm FinFET CMOS工艺中制造，核心面积均为0.19mm2。图36.4.7中的裸片显微照片显示了VCDRV和TIAFE集成电路的紧凑布局，尺寸均为750μm × 250μm。
8 w+ `6 A# S* k9 S$ R
3 Y$ G, M6 Y) f' _本研究表明，创新的线路技术，如用于VCSEL均衡的高线性紧凑型CZ-CTLE、用于处理大输入光调制幅度的高线性差分TIAFE、以及用于复极点对均衡的主动复零点CTLE，可以实现下一代高速、高能效的光互连。实现的108Gb/s PAM-4在0.9pJ/b性能代表了光电共封装应用的重大进步，满足了高吞吐量计算和数据中心应用日益增长的需求。

参考文献
[1] S. Krishnamurthy, S. Mondal, J. Qiu, T. Acikalin, S. Bose, S. Yamada, J. Jaussi, and M. Mansuri, "A 0.9pJ/b 108Gb/s PAM-4 VCSEL-Based Direct-Drive Optical Engine," in 2025 IEEE International Solid-State Circuits Conference (ISSCC), San Francisco, CA, USA, 2025, pp. 592-593.
END

软件申请我们欢迎化合物/硅基光电子芯片的研究人员和工程师申请体验免费版PIC Studio软件。无论是研究还是商业应用，PIC Studio都可提升您的工作效能。
% h4 c" ~0 a  k5 i: d点击左下角"阅读原文"马上申请

# T. W. r% t/ |  p欢迎转载

转载请注明出处，请勿修改内容和删除作者信息！
! ?8 a/ M- ~5 K* r- x. R" n
1 h" v3 C! G0 Q0 N
' t% }" t* i+ m/ H

elgdjdvv5xd6404236203.gif

8 Z( N9 _" D2 @( T3 c
* E; h  f  M6 }% f$ g关注我们
# C* A6 f; K" K3 {. |

otebztlipxy6404236303.png

4 m6 \2 ?6 y, |, u2 Z( g3 ` xfqpz221phg6404236403.png

( b3 D) w+ b  Y$ C/ b: y su134raskg06404236503.png

                     
* I; ?" u9 q  R9 m+ u
1 l6 J' L$ p$ M% o2 s+ k  N

* U" Z) J% h4 V# h$ x6 `% y关于我们：
9 G& \2 y- Y( v( v' o深圳逍遥科技有限公司（Latitude Design Automation Inc.）是一家专注于半导体芯片设计自动化（EDA）的高科技软件公司。我们自主开发特色工艺芯片设计和仿真软件，提供成熟的设计解决方案如PIC Studio、MEMS Studio和Meta Studio，分别针对光电芯片、微机电系统、超透镜的设计与仿真。我们提供特色工艺的半导体芯片集成电路版图、IP和PDK工程服务，广泛服务于光通讯、光计算、光量子通信和微纳光子器件领域的头部客户。逍遥科技与国内外晶圆代工厂及硅光/MEMS中试线合作，推动特色工艺半导体产业链发展，致力于为客户提供前沿技术与服务。

. G2 {0 ?+ y* ^http://www.latitudeda.com/
（点击上方名片关注我们，发现更多精彩内容）