引言
) x$ R+ U3 e) N8 t: o随着高性能计算(HPC)需求持续增长，Chiplet和异构集成已成为提高良率、重用IP、提升性能和优化成本的主要解决方案。特别在人工智能应用方面，Chiplet的集成需要比传统单片系统级芯片(SoC)设计更多的连接。这些连接必须确保高密度、高效数据传输和有效的电源供应。因此，对具有更多互连和更大尺寸的先进封装需求不断增加。这些封装的布局密度可能比传统FCBGA封装高出数十倍到数百倍。在先进封装中，高密度和复杂的连接为封装设计和assembly制造验证带来了新的挑战[1]。5 ]6 Q' ~0 E( ^6 ^9 D ?
0 H9 Y5 q1 `# ?1 Q9 `1 h
1
0 f! n' Q: a) c5 [. D从传统封装到先进封装的发展
+ [/ U8 i6 Q) U从传统封装到先进解决方案的转变是由现代计算系统日益增加的复杂性所推动的。传统的单片SoC设计正在让位给更复杂的多Chiplet架构，这需要明显更复杂的互连方案。这些先进封装必须容纳更多的互连，同时管理更大的封装尺寸，导致布局密度可能比传统FCBGA封装高出许多倍。5 P+ t5 ?8 T- o% l, O! a4 @
3g01j0h5mz26401030359.jpg
" [( S9 l4 h! ?3 Q6 _ s$ u
图1：此图展示了从传统FCBGA封装到包含Chiplet和HBM的先进封装的转变，显示了在保持相同封装尺寸的情况下，I/O密度增加了近四倍。
# H; e6 e+ C# e$ H/ k I2 A( N' `0 E3 i: v' g: B H" B1 q
2
% x0 r. j$ @0 J( T5 l# X9 [7 l$ V先进封装的设计挑战
, s$ b% E& l2 {Chiplet的集成带来了传统封装方法中不存在的多个重要设计挑战。虽然传统设计允许IC芯片设计和封装布局分别规划和执行，但向多Chiplet架构的转变需要更加集成的方法。由于来自不同客户的专有die-to-die互连的存在，复杂性进一步增加，这增加了额外的设计约束，使先进封装技术的采用变得更具挑战性。% K/ x9 \/ T1 L4 u
cmmbrruakuo6401030459.jpg
]/ ^# W- y1 r+ r; p8 I' k% {
图2：IDE框架图展示了封装设计的全面方法，突出显示了跨平台交互、先进自动布线功能和封装设计套件的实现。
9 b# K0 y' y5 g/ T0 v, A s, w' p. J# X- M# h9 |* `
3# h- e6 d4 ]9 b" l0 d% q
集成设计生态系统解决方案$ y& Z* q6 m( C9 x. {
ASE的集成设计生态系统(IDE)在解决现代封装设计复杂性方面实现了重大进展。这个协作设计工具集经过专门优化，可增强VIPack平台上的先进封装架构。IDE支持从单片SoC到多片分散IP模块的无缝过渡，支持XSR、SerDes、BoW、openHBI和UCIe等各种互连标准。8 ~3 V3 j4 s5 ^: M$ y
ko5wlpo511o6401030559.jpg
' g) M- Y4 j9 p& ]7 y- C' ~% L, v
图3：IDE中的完整设计过程，从初始基板设计到自动布线和最终掩模生成，显示了系统显著减少设计周期时间的能力。' K: X/ h% [. o3 C {
' d) {6 u f5 }4 n
4
1 W7 ^' U1 ^2 y实施和效益
$ R5 i! }: D9 LIDE集成到封装设计工作流程中后，在效率和准确性方面都显示出显著的改进。该系统优化FOCoS RDL中介层或2.5D硅中介层应用的设计能力带来了显著的时间节省。自动布线功能将RDL布线时间从数周缩短到更短时间，而自动掩模生成器将RDL掩模的设计前置时间从三天压缩到不到一小时。
/ w( r S+ w: h6 s2 E4 t) v; {; v* T0 @ v
这些改进的影响超越了简单的时间节省。IDE的全面设计验证方法，包括DRC和LVS验证，确保了更高质量的成果，同时减少了错误的可能性。这种系统化的设计优化方法在管理现代基于Chiplet系统的增加复杂性方面具有特别的价值。
# |3 X) Q" v' i; C
: s9 M8 D5 L, L1 U5
: D* ~# ?( M$ s6 m x+ L总结* s7 R- o; l7 v7 E6 y" @" E" ^
随着行业不断推进人工智能/机器学习、云计算、汽车技术和5G通信等领域的计算性能边界，对高效可靠集成解决方案的需求日益增长。IDE支持各种互连标准，促进不同Chiplet设计之间的互操作性。通过提供覆盖整个设计和集成过程的完整解决方案，IDE正在帮助确保Chiplet技术在保持最佳系统性能的同时，可以在广泛的应用中实现。
; I. Z @- d: w( G
+ l% L; C( V6 l7 }参考来源1 Q8 x0 m1 b( E/ w, d, M
[1] L. Cao, "Integrated Design Ecosystem For Chiplets And Heterogeneous Integration In Advanced Packaging Technology," Semiconductor Engineering, Jan. 23, 2025. [Online]. Available: https://semiengineering.com/integrated-design-ecosystem-for-chiplets-and-heterogeneous-integration-in-advanced-packaging-technology/ [Accessed: Jan. 31, 2025]5 z7 t6 b* A# [: j
END
1 v- j! W* F7 w2 t4 ]- y8 E0 h
; j# ~$ N# d( h. }8 r软件申请我们欢迎化合物/硅基光电子芯片的研究人员和工程师申请体验免费版PIC Studio软件。无论是研究还是商业应用，PIC Studio都可提升您的工作效能。% H" M! W {) K" C, n9 s
点击左下角"阅读原文"马上申请
& b& D" g, k" `2 j4 {4 ?) e! S
欢迎转载
7 u$ w) Q) r/ u* |) Q. ~; L4 ^! A0 r( g0 G+ ?3 x
转载请注明出处，请勿修改内容和删除作者信息！4 _0 H9 w3 \& {6 F3 t$ T& ^
8 j; \& o& b" K; T3 t
# A0 p" G; o1 S. U6 z
- r$ l9 w. V: R9 u. u% A/ t
jwfuciov3hk6401030659.gif
- J$ e: R* Q* U8 ?8 Z U
" K q6 F m# R" U关注我们2 H) X, l7 K( J8 R2 S9 v+ P# h
# [% ^+ W( W; l. q- P/ J2 x: }6 w8 H0 T) R
4bjbf0xaavb6401030759.png
0 V! a, [5 j9 [' C O
|
1 p$ N) a, {9 _' p* Q
slwma2xfnll6401030859.png
/ y8 t) D5 y$ h$ k: [
| - w$ d& g. x4 ~2 j) p+ w
jylsz0a0pvn6401030959.png
" F2 |" c( Q' \ v+ I! a |
8 B4 Y2 w/ J' r% e1 I' I. k g0 J; J6 Q; [. u0 s" Y) b) R7 }, o c
' u# ]6 X; b3 G) z8 \* X
0 h1 h: l0 ~9 @1 r; N& \关于我们：
4 }7 l7 a" A9 s3 f5 c6 `深圳逍遥科技有限公司（Latitude Design Automation Inc.）是一家专注于半导体芯片设计自动化（EDA）的高科技软件公司。我们自主开发特色工艺芯片设计和仿真软件，提供成熟的设计解决方案如PIC Studio、MEMS Studio和Meta Studio，分别针对光电芯片、微机电系统、超透镜的设计与仿真。我们提供特色工艺的半导体芯片集成电路版图、IP和PDK工程服务，广泛服务于光通讯、光计算、光量子通信和微纳光子器件领域的头部客户。逍遥科技与国内外晶圆代工厂及硅光/MEMS中试线合作，推动特色工艺半导体产业链发展，致力于为客户提供前沿技术与服务。$ u7 r0 P# _5 _+ p: O% H& d
$ s& a% F0 B- c" ?: V6 P! nhttp://www.latitudeda.com/
1 p8 n+ M; H* T* j( K（点击上方名片关注我们，发现更多精彩内容） | 
电子产业一站式赋能平台
窥视卡
置顶卡
变色卡
