英特尔 | Chiplet 集成技术的基础

逍遥设计自动化

引言
% Q# b% y0 g4 }7 e6 C半导体行业正在通过 Chiplet 技术经历重要变革。这种集成方法使复杂的半导体系统可以分解为更小的、易于管理的组件，这些组件可以分别制造，然后使用先进的封装技术组合在一起[1]。
; R: h) u! Y2 @0 _+ ~. f$ N) v/ e( Q) n1 O

pt3dr5jxbj06406102608.png

7 \! T, q/ c  f1 l3 y8 t: w: O$ F, X1
9 }2 G. L$ U7 |7 E! H# G* _% OChiplet 技术的基本原理
& l5 e* u/ H5 ^1 l  M3 h. f; i, p在现代半导体制造中，当制造商尝试生产大型单片芯片时，良率通常会随着芯片尺寸的增加呈指数级下降。通过将功能划分为更小的Chiplet，制造商可以显着提高良率，因为一个Chiplet的缺陷不会导致整个芯片报废。

xpvxmxyqn3f6406102708.png

! C5 y  ]( U' [/ J- y8 A1 m图1展示了通过更小的芯片尺寸提高良率，以及通过异构集成实现工艺灵活性的优势。
% @6 O% R. G/ d; M& v
Chiplet技术提供的工艺灵活性使制造商能够使用不同的工艺节点优化不同的组件。例如，高性能逻辑可以使用最先进的工艺节点（如5nm或3nm）制造，而I/O组件可以使用更成熟、更具成本效益的工艺（如28nm或14nm）。这种异构集成能力还扩展到了特殊技术，如氮化镓和磷化铟，这些技术可以与传统CMOS组件集成在一起。
6 o$ K* f6 _# @! b: F. r7 i1 H( [
2
) h% M2 d+ i7 N先进封装技术
业界已经开发出复杂的Chiplet集成方法，主要集中在两种关键技术上：基于硅中介层的解决方案和基于桥接的互连技术。每种方法在制造复杂性、成本和性能方面都有独特的优势和权衡。
7 ]% O$ O- b0 [1 s" |# m3 B) L

zklibp0hvvs6406102808.png

- k$ j1 `7 V% G% s' B- Y7 X9 F图2展示了基于业界硅中介层和基于EMIB-MT的连接解决方案的架构差异，突出显示结构特征。

5 r+ P. F2 x5 `, d- e基于硅中介层的方法使用带有硅通孔（TSV）的硅基板来实现Chiplet之间的互连。这种技术提供出色的凸点位置灵活性和标准化的制造工艺。然而，硅中介层的尺寸受到制造限制，通常限制在850mm2左右。片外I/O信号的布线长度往往较长，可能影响高速信号完整性。

; I* g! \7 K0 ?+ J. j: LEMIB-MT技术代表了桥接连接技术的演进。这种方法在封装基板中嵌入多个硅桥，支持超过标准光罩尺寸八倍的设计。该技术减少了TSV对片外I/O布线的影响，并通过并行处理能力最小化制造进度的影响。

3
接口选择和标准
$ |  C( ^8 ~% O6 l) S+ x9 g标准化的Chiplet接口是确保互操作性和性能的关键技术。UCIe 2.0已经成为一个主要标准，提供多种实现选项以满足各种设计需求。

doznmnuwyeg6406102908.png

6 O) K* ?/ I6 o& H4 Z) M图3展示了可用于Chiplet集成的全面接口选项，包括UCIe、JEDEC标准和其他开放规范的详细说明。
0 m0 y2 U' t2 Q" s2 g/ N9 s
2 X; F* W9 {, V. N, \* @! jUCIe 2.0的实现有两个主要变体：使用45-55μm间距的先进实现方案，用于实现最大密度和性能；使用110-130μm间距的标准实现方案，适用于对成本更敏感的应用。该标准支持多种协议，包括PCIe、CXL、流式传输和原始模式，为不同使用场景提供灵活性。
# W) F9 a+ N2 J) N. E* m) C
在内存领域，JEDEC持续推进性能边界。HBM3技术已突破1-TBps带宽阈值，而HBM4规范的目标是达到1.6-TBps。这些内存接口技术的进步对满足现代计算应用日益增长的带宽需求非常重要。

4
. q4 E. ~: W* b6 w3 }& o7 a% Q供电和信号完整性
$ a% k! |9 n1 wChiplet集成中的供电网络（PDN）设计需要仔细考虑电压降和金属-绝缘体-金属（MIM）电容覆盖率。根据演示数据，UCIe-A实现在多个电压域中展现出优异的供电特性。

e33dbpoalvu6406103008.png

  d4 _6 d0 c" {; d+ I图4显示了详细的供电分析结果，包括MIM覆盖模式和直流电压降分布。

系统实现了极低的电压降，VCCIO在105度摄氏度工作温度下仅显示9mV的压降。VDDQ和辅助电源轨表现更佳，仅有4mV的压降。这些结果是在保持83-85%的MIM区域效率的同时实现的，表明供电结构充分利用了可用的硅面积。
2 G: J) U3 N6 I. ]
信号完整性分析在不同实现方法中同样显示出出色的性能指标。EMIB-MT技术使用四层金属进行I/O布线，在写入模式操作中实现9.8G数据速率。这种实现方式在约5.4mm的最大主布线长度上保持信号质量，尽管互连不确定性为30%。
0 z* q  V+ m& f* C) }/ k

0bm0r12lj146406103108.png

图5提供了EMIB和EMIB-MT实现之间的信号完整性分析比较，显示详细的眼图和性能指标。

9 W3 C! e0 [  PHBM3e集成显示出独特的优势。物理实现使用55μm硅凸点间距和130μm封装侧凸点间距，需要仔细考虑这些不同互连密度之间的过渡。在所有电压域中，供电系统表现出强健的性能。PHY VDD和VDDQL轨在105度摄氏度时保持电压降低于10mV。DRAM VDDQ表现优异，仅2mV压降，而VDDQL显示适中的5mV压降。
: O1 M# t7 A7 I+ a
5
: }  b: w) ?6 f* [& F- |. e结论
$ l5 N* ~5 w' `. O1 gChiplet集成技术的详细分析展示了先进封装解决方案在现代计算系统中的实用性。EMIB-MT技术在信号完整性和供电领域都展现出优异性能。UCIe和HBM3e集成的成功验证为这一技术方向奠定了基础。标准化接口、先进封装技术和对电气性能的严格要求，共同确保了复杂多芯片系统的可靠高速运行。

参考文献
[1] N. Viswanathan, "Chiplet Integration Basics," presented at Chiplet Summit, Santa Clara Convention Center, Santa Clara, CA, USA, Jan. 21-23, 2025.
& I$ K0 ~; D3 X' e' ?; AEND

软件申请我们欢迎化合物/硅基光电子芯片的研究人员和工程师申请体验免费版PIC Studio软件。无论是研究还是商业应用，PIC Studio都可提升您的工作效能。
点击左下角"阅读原文"马上申请
& m, h6 e' L1 ]+ l
1 Y5 N5 |" N' a$ I9 B1 D& T$ a欢迎转载
/ I# h9 `8 w2 y- |% f8 L
' Y% i" W0 B1 o, ?转载请注明出处，请勿修改内容和删除作者信息！
- g9 b' a5 ^' H: M5 f

2 e8 B3 g7 L- V, G! y8 [$ k

sgje324yw4f6406103208.gif

; v! X: O7 C5 q9 ~! Z* r  X关注我们

6 T3 p3 y( M5 r9 I; V) B4 h5 R/ |

qsyhkvwhu2k6406103308.png

rqrt3q2acqu6406103408.png ! p: [. C, T- m. w

9 y% D5 S6 ^' k" Z6 v mzurbkqycnm6406103508.png 5 b" _. Q. f2 ^. F% Y4 f- a# k

                     


( A& k. t& N2 }- d  l. @
5 h' @& t6 |7 a" k- Z5 a关于我们：
深圳逍遥科技有限公司（Latitude Design Automation Inc.）是一家专注于半导体芯片设计自动化（EDA）的高科技软件公司。我们自主开发特色工艺芯片设计和仿真软件，提供成熟的设计解决方案如PIC Studio、MEMS Studio和Meta Studio，分别针对光电芯片、微机电系统、超透镜的设计与仿真。我们提供特色工艺的半导体芯片集成电路版图、IP和PDK工程服务，广泛服务于光通讯、光计算、光量子通信和微纳光子器件领域的头部客户。逍遥科技与国内外晶圆代工厂及硅光/MEMS中试线合作，推动特色工艺半导体产业链发展，致力于为客户提供前沿技术与服务。
9 U2 D# _/ I' m+ N( d
$ r, v+ T+ P7 w0 Mhttp://www.latitudeda.com/
（点击上方名片关注我们，发现更多精彩内容）