编号20180121公益评审报告

PCBQA

您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com)
/ M  ]6 f2 `: E$ V, i2 I------------------------------------------------------------------------------------
使用前请您先阅读以下条款:
1.评审PCB全程保密不外发，评审之后会进行文件删除，介意者不要发送文档！
3 p- z0 }$ s. D- h. K0 }0 o2.评审报告只是局部截图并添加文字说明，如需更详细的请内容请联系我们评审人员
6 ~& _& N2 a- C4 M4 [$ t3.评审意见仅供参考意见，由此造成的任何相关损失网站概不负责 。
) ~+ U% [) {, c2 k------------------------------------------------------------------------------------
2 J8 u; m! A( E% ?  z如果您的PCB需要评审，请以邮件的方式发送给我们，我们一般在1个工作日之内安排评审
邮件格式：PCB公益评审+项目名称
. u0 X6 Y7 v5 D8 K4 l" }6 X邮件地址：pcbqa@fany-eda.com
! D! T' z# Y  h/ x------------------------------------------------------------------------------------
" J! x1 n7 M! J$ T  b
0 g- O* e6 Y" @) b1、晶体和匹配的电容应该放在同一层 然后才去π型滤波的方式 并且类差分走线 能包地的情况下请尽量包地

PCBQA

2、此版完全可以单面布局器件 这样可以节约贴片的费用 ，特别是量产的时候 能做到单面贴的话尽量做到
5 X# I: R1 f  Z' w- z
9 j2 g+ g" f0 z6 D

Kivy

3、IC的的间距尽量不要敷铜 可以放置cutout进行割除
) O0 v' N$ F+ M/ O% Z6 e

Kivy

此版问题不是很大 没有很多需要主的是地方 注意下走线优化

希望阿

郑振宇_Kivy 发表于 2018-1-23 10:49
$ v( ?* R9 y* X  q9 F4 Q此版问题不是很大 没有很多需要主的是地方 注意下走线优化

谢谢Kivy老师 那个IC引脚间的铺铜我进行cutout了  但是好像DRC的时候给我报错  让我重新铺铜  一重新铺 就变回原来的样子了

lxr_01

郑振宇_Kivy 发表于 2018-1-23 10:47
; o9 ~  [" R( p* M" t' q3、IC的的间距尽量不要敷铜 可以放置cutout进行割除

能问一下，为什么Ic的尽量不要敷铜吗？

gordon85

感谢分享，支持一下

PANZE

谢谢分享！！！！！！！！