电子产业一站式赋能平台

PCB联盟网

搜索
查看: 28|回复: 7
收起左侧

[作业已审核] 刘云豪-四片ddr模块PCB布局布线设计

[复制链接]

30

主题

67

帖子

665

积分

二级会员

Rank: 2

积分
665
发表于 2025-4-13 14:51:52 | 显示全部楼层 |阅读模式
1、特性阻抗:单端50欧,差分100欧
2、数据线每10根尽量走在同一层(D0~D7,LDM,LDQS),(D8~D15,UDM,UDQS )
3、信号线的间距满足3W原则,数据线、地址(控制)线、时钟线之间的距离保持20mil以上或至少3W
4、空间允许的情况下,应该在它们走线之间加一根地线进行隔离。地线宽度推荐为15-30mil

5、DDRx4和DDRx8时,一般两两正反对贴,同层放置时将导致远端分支过长


刘云豪第二十三次作业四篇ddrpcb布局布线设计.zip

1.39 MB, 下载次数: 1, 下载积分: 联盟币 -5

回复

使用道具 举报

发表于 2025-4-16 15:30:25 | 显示全部楼层
两组地址线重复Class

截图202504161435122821.png
回复 支持 反对

使用道具 举报

发表于 2025-4-16 15:44:31 | 显示全部楼层
ZQ线是阻抗匹配(ODT)的校准参考,属于模拟信号,布线要尽量短,且要加粗处理

所以ZQ线不需要等长



截图202504161531012455.png

回复 支持 反对

使用道具 举报

发表于 2025-4-16 15:50:41 | 显示全部楼层
不满足对内等长要求

截图202504161550368247.png
回复 支持 反对

使用道具 举报

发表于 2025-4-16 15:56:39 | 显示全部楼层
Xsignal只创建了U1-U2,U2-U3



没有U3-U4,U4-U5的规则

截图202504161553304249.png

回复 支持 反对

使用道具 举报

发表于 2025-4-16 16:00:47 | 显示全部楼层
差分线对内等长用小波形处理时,要满足要求

截图202504161559401659.png

截图202504161600257682.png

截图202504161600422101.jpg


回复 支持 反对

使用道具 举报

发表于 2025-4-16 16:22:54 | 显示全部楼层
间距不满足3W

截图202504161620562703.png
回复 支持 反对

使用道具 举报

发表于 2025-4-16 16:45:28 | 显示全部楼层
滤波电容尽可能靠近电源管脚摆放,且电容的GND网路与GND平面连接,就近回流

截图202504161642189720.png
回复 支持 反对

使用道具 举报

发表回复

高级模式
B Color Image Link Quote Code Smilies |上传

本版积分规则


联系客服 关注微信 下载APP 返回顶部 返回列表