14层FPGA PCB论坛公益评审报告：20180611

凡亿夏乐中

您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com)
------------------------------------------------------------------------------------
使用前请您先阅读以下条款:
1.评审PCB全程保密不外发，评审之后会进行文件删除，介意者不要发送文档！
8 t9 B- K+ J. ]2.评审报告只是局部截图并添加文字说明，如需更详细的请内容请联系我们评审人员
3.评审意见仅供参考意见，由此造成的任何相关损失网站概不负责 。
# I; K, h; @5 L- c/ K' ^0 {7 t  |------------------------------------------------------------------------------------
$ W% Z& _5 p) G# m- D# l$ {. w$ K如果您的PCB需要评审，请以邮件的方式发送给我们，我们一般在1个工作日之内安排评审
7 @! [# @4 g3 p! H7 n邮件格式：PCB公益评审+项目名称
% B+ O+ A. F. B! O邮件地址：pcbqa@fany-eda.com
: v+ {9 b. C$ [" S  f% r( R------------------------------------------------------------------------------------
1、除去多余的线和孔。
. ]7 _8 e; P+ I4 b5 \# o: Z' a5 h6 r

凡亿夏乐中

2、差分对内等长。

凡亿夏乐中

3、未连接网络。

凡亿夏乐中

4、不符合差分走线形式。

凡亿夏乐中

5、时钟差分离电源孔太近，建议包地。
/ M7 ]' j3 g' G& m$ V

凡亿夏乐中

6、时钟距离其他网络间距在20mil或者包一根地线隔离。
/ r) _' u. \' @7 C
- C0 m' ?5 R0 {; N! J& B' X

凡亿夏乐中

0 a# |; F: w* ]2 F) l( I$ H5 F7、建议表底层铺些地铜，板框周边打些地孔。
6 ?4 T) g3 D) Q  [& x
! n, |- ~" B; p- E  t" M* W1 M

凡亿夏乐中

8、避免铺这种瓶颈铜皮，可以在右边处理的。
' Z3 i4 f) S* t. @' b' e6 ]9 S
- A+ q/ h1 K+ n/ Q3 H: r3 L5 c8 T

凡亿夏乐中

9、铜皮不要铺进器件。

凡亿夏乐中

10、靠近地焊盘打上地孔。
) P& x) H& f+ `% D" d: G
* w4 [' a8 Q9 Y6 Q9 p# f; ~/ V; _